"고속가산기"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

색채심리 족보 컴퓨터활용능력 DA 변환기 레지스터 종류 한양대 싸강 운전면허 필기 전자기사 한양대 이러닝 부산대 컨버터

판매자 표지는 다운로드시 포함되지 않습니다.

"고속가산기" 검색결과 1-20 / 472건

고속 다이나믹 십진 가산기 설계 (High-Speed Dynamic Decimal Adder Design)

대한전자공학회 유영갑, 김용대, 최종화

논문 | 7페이지 | 무료 | 등록일 2025.05.05 | 수정일 2025.05.16

다운로드
디지털공학개론(반가산기 전가산기, 고속가산기, 비교기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서 )

디지털공학개론반가산기, 전가산기, 고속가산기, 비교기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서 회로를 각각 그리시오.반가산기, 전가산기, 고속가산기, 비교기, 디코더, 인코더 ... 진수로 바꿔서 사람이 읽을수있게 다시 바꾸는것이 디코더의 역할인 것이다.6) 고속가산기아랫단에서 윗단으로 전달되는 자리올림수 때문에 병렬가산기는 속도가 매우 느리다는 단점이 있 ... 를 사용하여 간소화한다.2) 반가산기반 가산기는 2개의 2진수 X,Y 논리변수를 더하여 합(Sum)과 캐리(Carry)를 산출하기 위한 조합 논리회로이다.S = X'Y + XY

리포트 | 6페이지 | 8,000원 | 등록일 2021.11.29

다운로드 장바구니
선행 제로 예측기를 이용한 고속 연산 십진 부동소수점가산기 설계 (Design of Decimal Floating-Point Adder for High Speed Operation with Leading Zero Anticipator)

한국정보통신학회 윤형기, 문대철

논문 | 7페이지 | 무료 | 등록일 2025.06.02 | 수정일 2025.06.05

다운로드
0.18㎛ CMOS 공정을 이용한 새로운 고속 1-비트 전가산기 회로설계 (A New Design of High-Speed 1-Bit Full Adder Cell Using 0.18㎛ CMOS Process)

한국전기전자학회 김영운, 서해준, 조태원

논문 | 7페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드
2변수, 3변수 입력을 가진 논리식을 각각 5개씩 만든 후 카르노맵을 적용하여 간소화하시오. 반가산기, 전가산기, 고속가산기, 비교기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서 회로를 각각 그리시오.

과제명1. 2변수, 3변수 입력을 가진 논리식을 각각 5개씩 만든 후 카르노맵을 적용하여 간소화하시오.2. 반가산기, 전가산기, 고속가산기, 비교기, 디코더, 인코더, 멀티플렉서 ... 화하시오.? 2변수 카르노맵? 2변수 카르노맵 간소화? 3변수 카르노맵? 3변수 카르노맵 간소화2. 반가산기, 전가산기, 고속가산기, 비교기, 디코더, 인코더, 멀티플렉서, 디 ... 멀티플렉서 회로를 각각 그리시오.① 반가산기② 전가산기③ 고속가산기④ 비교기? 1비트 비교기? 2비트 비교기⑤ 디코더? 1 × 2 디코더 ? 1 × 2 디코더(인에이블 있는 디코더

리포트 | 6페이지 | 2,000원 | 등록일 2016.09.04 | 수정일 2020.04.27

다운로드 장바구니
[VerilogHDL] CLA(Carry Look ahead Adder)를 이용한 16bit 고속 가산기 설계

디지털설계CLA(Carry Look ahead Adder)를 이용한 16bit 고속 가산기 설계■ RCA(Ripple Carry Adder)? 여러 bit를 가지는 두 수를 더 ... 하기 위한 간단한 형태의 가산기로 더하고자 하는 bit 수만큼 전가산기를 연결하여 제작한다.? 한 bit씩 계산하고 자리올림수 발생시 다음 bit에 1을 더해서 그다음bit를 계산 ... ahead Adder);올림수 예견 가산기? 가수와 피가수의 덧셈에 의해 부분합(sum)을 구하는 동신에 전 자리의 올림수(carry)계산을 독립으로 하고, 부분합과 올림수를 더해서 가산

리포트 | 6페이지 | 2,500원 | 등록일 2013.05.25

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+

구조도 4-bit Carry Look Ahead 회로도- 덧셈은 정보처리의 기본중에 기본이기 때문에 고속 정보처리를 위해서 우선 가산기 동작의 고속화가 요구된다. 논리회로의 동작 ... 는 입력 A0에서 C4출력까지는 전가산기 C의 단수X4, 즉 4x4 = 16단이 된다.- 자리수가 커지면 이 단수는 고속처리의 큰 장해가 된다. 그렇기 때문에 단수를 크게 하 ... 유연하고 설계에 더 복합적으로 만든다. 다음으로 큰 CPLD와 FPGA의 차이점은 높은 수준의 내장 기능 (가산기와 곱셈기)과 내장 메모리의 존재여부이다. 또한 대부분의 FPGA

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

한국도로공사 체험형인턴 합격 자기소개서

도로공사 인턴 합격 자기소개서지원 직무: 기술직가산 사항: 오픽 AL, 토익 910, 한능검 1급, 기사 없음1번한국도로공사 체험형 인턴에 지원한 동기와 인턴 생활을 통해 발전 ... . 대한민국에서 시공평가능력 1위를 다투는 H건설의 경우, 태국에서의 고속도로 건설 경험을 통해 경부고속도로를 완공시키며 오늘날의 대한민국이 될 수 있는 기틀을 완성시켰습니다.아무리 ... 과 그 과정에서 배운 점ZX어학교육원에서 멘토로 활동한 경험이 있습니다. 각 지역의 유명 대학을 멘티들과 함께 탐방하는 프로그램에서, 이제 막 사춘기가 시작된 중학생 가량의 멘티

자기소개서 | 4페이지 | 3,000원 | 등록일 2025.07.07

다운로드 장바구니
[부산대학교][전기공학과][어드벤처디자인] 9장 4비트 Binary Adder, 2's Complement 4비트 Adder / Substrator 연산회로(9주차 결과보고서) A+

를 나타내는 가산기는 자리올림 예측 가산기의 로직을 블록 단위로 쪼갠 뒤, 이를 다단계로 구성하는 방법을 사용하여 성능을 향상시키는 고속 이진 가산기이다. 이 가산기는 큰 가산기 모듈 ... 를 먼저 결정한 후 비트들을 계산 하는 방법-장점 : 이 방법은 비트 계산 전에 먼저 자리올림수를 계산해놓기 때문에 각 자리 비트의 덧셈이 동시에 이루어져 리플 자리올림수 가산기 ... 하다.다른 종류의 가산기를 조사하여 32비트의 가산기를 구현할 경우에 가장 빠른 속도를 나타내는 가산기를 구하시오.-반가산기(Half adder) : 가장 간단한 형태의 가산기

리포트 | 5페이지 | 1,000원 | 등록일 2021.04.25

다운로드 장바구니
판매자 표지

서울대학교 일반대학원 전기정보공학부 연구계획서

에서 캐리-세이브-가산기의 최적 할당 연구, G-벡터: 논리 회로의 글리치 분석을 위한 새로운 모델 연구, 저전력 I/O를 위한 버스 반전 코딩의 분해 회로 연구, Carry ... 성을 이용한 다단계 논리회로의 전력 최적화 연구, 캐리 세이브 가산기를 이용한 산술 회로 합성에 대한 실용적인 접근 연구, Domino 로직 회로를 위한 커플링 인식 최소 지연 ... 한 회로 최적화 연구, 테스트 가능성 향상을 위한 디지털 시스템의 단계적 개선 합성 연구, 고속 회로를 위한 최적의 비트 수준 산술 최적화 연구 등을 하고 싶습니다.저는 또한 산술 회로

자기소개서 | 2페이지 | 3,800원 | 등록일 2023.04.16

다운로드 장바구니
[부산대학교][응용전기전자실험][전기공학과][예비보고서] 4주차_4장 AD/DA 컨버터 응용 전기회로

이 많이 쓰이고 100이상의 고속에서는 비교방식 중 병렬 변환법이 많이 쓰인다. 병렬 변환법은 여러 개의 비교회로를 사용한다.2) D/A 변환기디지털신호를 아날로그 신호로 변환 ... 를 이용한 래더형 D/A 변환기와 전압 가산형 D/A 변환기가 있다.2. 래더형 D/A 변환기를 수식을 활용하여 증명하시오. (그림 4-2) ... 1) A/D 변환기아날로그 신호를 디지털 신호로 변환시키는 소자를 A/D 변환기라 한다. 이 과정은 D/A 변환기보다 더 복잡하며 어렵다. 계수방식과 비교방식으로 대별할 수 있

리포트 | 8페이지 | 1,500원 | 등록일 2021.06.21 | 수정일 2021.09.23

다운로드 장바구니
조합 논리회로와 순서 논리회로의 종류 및 특징(회로) 조사

의 입력값에 의해서만 결정되는 회로이다.- 회로 내에 기억회로를 가지지 않는다.- 불대수를 사용한다.(3) 종류-반가산기(Half Adder) : 2진수 2개를 더하여 합(Sum ... )과 캐리(Carry)를 출력하기 위한 회로이다. -전가산기(Full Adder) : 아래 자릿수에서 발생한 캐리까지 포함하여 세 비트를 더하는 것이 가능한 논리회 로이다. -비교기 ... (Comparator) : 2진수 여러 개(주로 2개)의 크기를 비교하는 회로이다. -병렬 가감산기(Parallel Adder-Subtracter) : 여러 자리의 2진수를 더하

리포트 | 4페이지 | 1,000원 | 등록일 2020.12.16

다운로드 장바구니
아주대 논리회로실험 실험3 가산기 & 감산기 예비보고서

도 동일한 동작을 하므로 생략한다.InputOutput핀 1(A1)핀 2(B1)핀 3(Y1)LLLLHHHLHHHL3. 실험 이론1) 반가산기ABSC _{out ... }*************101- 반가산기(Half-adder)는 간단한 1비트 연산을 하는 가산기로써 1비트 입력 A, B를 더하여 입력 비트에 합을 계 산한다. 1비트 A, B의 합은(00) _{2 ... }부터(10) _{2}사이의 값을 가지므로 이를 모두 표현하기 위해서는 2개의 비트가 필요하다. 반가산기에서 A, B의 합을 S(Sum)라 하고, 두 덧셈의 결과로 인해 자리올림

리포트 | 8페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

다운로드 장바구니
판매자 표지

동의대 ㄱㅇㅈ교수님 컴퓨터에서 숫자를 표현할 때 보수 체계를 많이 사용하는데, 보수의 개념을 설명하고, 보수체계를 사용하는 이유에 대해 설명하시오. 중앙처리장치(CPU)의 내부 구조와 동작에 대해 설명하시오

연산을 수행하는 장치＊ 연산에 필요한 자료를 입력받아 산술, 논리, 관계, 이동(Shift) 등 다양한 연산을 수행하는 장치＊ 가산기, 보수기, 누산기, 데이터 레지스터 등으로 구성 ... 는 연산체계에서 덧셈기능인 가산만 할 수 있는데 보수를 이용하면 뺄셈수행 가능)보수연산은 컴퓨터에서 수의 표현과 연산을 보다 효율적으로 처리할 수 있도록 도와줌.Ⅱ. 중앙처리장치 ... 하면서 컴퓨터 전체의 동작을 제어한다.? 내부구조- 프로세서 레지스터 : CPU에 처리할 명령어를 저장하는 역할＊ CPU(중앙 처리 장치)내에 있는 소규모의 고속 기억장치＊ 명령어

리포트 | 7페이지 | 1,000원 | 등록일 2023.07.11

다운로드 장바구니
지역사회간호학실습 금천구 CNP, 금천구 지역사회 간호과정

순환고속도로가 통과할 예정이다. 또한 시흥대로가 우리구의 중심부를 관통하여 1번 국도인 경수산업도로, 서해안 고속도로와 연결되며, 서부간선도로가 시흥대교에서 연결도로의 역할을 하 ... 고 있고 고속철도 ‘광명역’(경기도 광명시)이 인접하는 등 서울의 남ㆍ서부 교통의 요충지가 되고 있다.? 면적- 금천구 : 13.02km² (서울시의 2.1%)구분면적(k㎡)세대수 ... (가구)인구수계13.02109,708254,061가산동2.5213,48924,522독산1동2.0919,67143,574독산2동0.69,28821,779독산3동0.9212,27730

리포트 | 35페이지 | 3,000원 | 등록일 2021.02.20

다운로드 장바구니
세금계산서, 수익인식시점, 간이과세자, 과세표준

ⓒ 판매장려금→ 당해연도 2기와 다음연도 1기에 전자세금계산서 발급O!? 종이(수기)세금계산서 발급O ? 가산세 1%Ⅳ. 전자세금계산서1. 발급 ? 거래 다음달 10일까지2. 전송 ... Ⅰ. 세금계산서 발급 X!! → 일반전표!!!- 미용, 이발, 목욕, 입장권 발행, 노점, 무인판매기,택시, 고속버스(전세버스 제외), 고속철도, 항공간주임대료, 간주공급(판매 ... 버스 ←--------------------→ 시외버스, 고속버스, 전세버스, 고속철도, 항공(과세)5. 교육 ←--------------------→ 운전면허 학원(과세)6. 의료

리포트 | 3페이지 | 1,500원 | 등록일 2020.10.29 | 수정일 2020.11.03

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

) Verilog 모델링 예시- 1-bit 반가산기 모델링 예 (Bit operator 사용)- 1-bit 반가산기 모델링 예 (Gate primitive 사용)- 1-bit 반가산기 ... ) Veri순하기 때문에 시뮬레이터가 고속이다.⑤ 검증 정확도가 높으며(설계 도중에 검증이 가능하며 입력신호의 부가, 출력의 관측과 비교가 쉽다. 또한 System Level의 검증이 가능

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

CPU의 논리회로 구성에서 연산장치와 제어장치에 대해 설명하세요

은 관계를 결정하는 것이 포함된다. 입력된 숫자의 비트를 검사하고 명령에 의해 지정된 비교 연산을 기반으로 비교 결과를 생성한다.이러한 작업을 수행하기 위해 ALU는 가산기, 멀티플렉서 ... , 논리 게이트 및 레지스터를 포함한 다양한 구성 요소로 구성된다. 가산기는 덧셈과 뺄셈을 처리하는 회로이고, 멀티플렉서는 CU의 제어 신호를 기반으로 적절한 입력 데이터를 선택 ... 을 가능하게 한다.3. 레지스터레지스터 장치는 명령을 실행하는 동안 데이터를 저장하고 조작하는 중앙 처리 장치(CPU) 내의 필수 구성 요소이다. 데이터의 임시 저장에 사용되는 고속

리포트 | 4페이지 | 6,000원 | 등록일 2023.08.31

다운로드 장바구니
인터넷과정보사회 - 컴파일러와 인터프리터의 역할과 두 방식의 기능적 차이점을 구체적으로 서술

신호를 전송하기 위한 제어버스가 있다. 버퍼: 프로그램이나 데이터의 일부분을 저장하는데 사용되는 고속의 일시적인 기억 장치이다. 가산기: 연산장치에서 산술 연상을 수행하는 회로이 ... 와 인터프리터의 역할과 두 방식의 기능적 차이점을 표로 정리하면 다음과 같다. 컴파일러 인터프리터 고급언어 기계언어 번역기 통역기 전체 소스를 번역하기 위해 많은 시간은 걸리지만, 전체 ... 다. 계수기: 수치를 저장하는 기억장소로 명령어가 요구하는 대로 수를 자동적으로 증가시키거나 감소시킨다. 레지스터: 임의의 데이터에 대한 처리 결과를 일시적으로 저장하거나 내용을 이동

방송통신대 | 5페이지 | 3,500원 | 등록일 2022.03.28

다운로드 장바구니
NCSE 정리

, 비행기 , 공 , 칼 , 모자 , 주사위 , 태극기 , 말평가방법 03 Ⅴ . Construction (1) 선별 : 시각기억 테스트 (10 초간 보여주고 기억나는 대로 그림을 2 ... 도 써야 합니까 ?”평가방법 03 Ⅷ . Reasoning 2 . Judgement (1) 선별 : “ 만일 혼자서 고속버스 터미널에 내렸는데 가지고 있는 돈이 100 원 밖에 없 ... 상실증 , 발음장애 등 )결과해석 04 60 세이상 노인 : construction 항목에 1 점 , Memory 항목에 2 점 가산점 부여 저학력군 ( 초등교육 이하 ) : c

리포트 | 19페이지 | 4,800원 | 등록일 2020.11.25

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기