"감산기 설계결과보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

가감산기 vhdl 8비트 병렬가산기 감산기결과보고서 2024 10진 ALU BCD 가산기 bcd가산기

판매자 표지는 다운로드시 포함되지 않습니다.

"감산기 설계결과보고서" 검색결과 1-20 / 126건

디지털시스템설계실습 전감산기 결과보고서

디지털시스템 설계 실습 2주차 결과보고서학과전자공학과학년3학번성명※전감산기 설계(진리표. 논리식. 동작표현)1. 전감산기 연산은 다음과 같다. 이 식은 x에서 y를 빼는 것이 ... ~elsif~end if형식2. Verilog 또는 VHDL로 설계한 전감산기를 컴파일 및 시뮬레이션하고, 시뮬레이션 결과를 진리표와 비교한 후 다음에 나타내라.연습문제2. 전감산기 ... 에 대해 뺄셈 결과의 논리식을 XOR로 나타내라.실험 고찰이번실험은 전감산기를 설계하는 실험이었다. 전감산기는 3비트에 대해 산술 뺄셈을 실행하는 조합논리회로이다. 한 자리 이진수

리포트 | 4페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
4자리 2진수 가산기, 감산기 설계결과보고서

결과 보고서(4자리 2진수 가산기, 감산기)과 목하이브리드 설계교 수 님이영훈 교수님조10조이 름박상웅, 허성원학 번20080811, 20080853제 출 일13. 05. 16 ... 87과 74LS83을 써서 4자리 2진수를 가산과 함께 감산할 수 있는 회로를 설계하고, 8421 가산기를 설계하라.2. 제한조건1) 적당한 가격2) 안정적인 동작3) 불량소자 ... 분석이번 설계는 7487과 7483을 이용하여 가감산기를 설계하여 보았고, 8421을 통해 가산기를 설계하여 보았다. 이번 설계에서 7487와 7483이 없는 관계로 직접 설계

리포트 | 8페이지 | 3,000원 | 등록일 2013.07.01

다운로드 장바구니
진보영일기와 전가산기를 이용한 4-bit 가감산기 설계 제안서 및 설계 결과 보고서

로서 ~, ~까지의 Input이 존재하며 Carry인 를 포함하고 있다. 또한 가산 결과를 ~로 출력하게 된다. 따라서 하나의 IC에 4개의 전가산기를 포함하고 있다. 7483의 내부 구조는 다음과 같 ... 다.3. 7487의 작동원리 - 하나의 논리회로가 가산과 감산의 기능을 모두 갖게 하기 위하여 제어신호에 따라 가수 이 또는 의 1의 보수 로 되는 회로를 진-보-0-1 기라고 ... 한다. 디지털 계산에 있어서 가산은 보수 없이 계산이 가능하나 감산을 할 때는 빼주는 수를 보수를 취하여 가산하게 되는 방법으로 하게 된다 이를 위하여 진-보-0-1기를 이용하는데

리포트 | 14페이지 | 2,000원 | 등록일 2012.07.17

다운로드 장바구니
논리설계 - 감산기를 MAX-PLUS II 로 실습을 한후 결과 보고서

제목- 감산기- 감산기의 개념과 동작을 이해하고 설계한다.- 전가산기를 이용하여 4비트 병렬 가감산기 회로를 설계한다.목적- 감산기에 대해 이해하고 응용할 수 있다.관련 한습반 ... 가산기, 전가산기, 이진병렬가산기는 덧셈을 수행하는 반면, 반감산기, 전감산기는 뺄셈을 수행하는 회로를 말한다. 반감산기 회로에서는 X-Y를 계산하여 두 수의 차이D와 윗자리 ... 로부터의 자리빌림 Bo을 출력하고, 전감산기에서는 X-Y-Bi(Bi는 아래자리로 빌려준 자리빌림을 의미)를 계산하여 출력 D(차이)와 윗자리로부터 빌려올 자리빌림 Bo를 내보낸다.전감산기

리포트 | 7페이지 | 1,000원 | 등록일 2009.12.15

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 4주차 예비+결과(코드포함) Combinational_Logic_Design_1 Arithmetic_Logic and Comparator

Subtractor아래 그림은 예비보고서에서 설계했던 전감산기(FS)의 시뮬레이션 결과이다. testbench를 통해 모든 경우의 수를 넣어주었기 때문에 정상 작동 여부를 완벽히 확인할 수 있 ... 다.2.4-bits Subtractor아래 그림은 예비보고서에서 설계했던 4비트 전감산기의 시뮬레이션 결과이다. 입력이 각각 4비트 이기 때문에 모든 경우의 수를 확인할 수 없 ... 을 넣었다.4.4-bits Comparator 아래 그림은 예비보고서에서 설계했던 4비트 비교기의 시뮬레이션 결과이다. 4비트 감산기와 마찬가지로 입력이 모두 4비트를 가지기 때문

리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.12.14

다운로드 장바구니
판매자 표지

[논리회로실험] 실험3. 가산기&감산기 결과보고서

는 실험1과 마찬가지로 예비보고서의 결과 값과 동일하게 나왔다.* 실험 3 : 반감산기1) 실험 과정- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.2) 실험 결과 ... 는 예비보고서의 예상 결과 값과 동일하게 나왔다.* 실험 2 : 전가산기1) 실험 과정- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.2) 실험 결과 ... 한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부:제출일:과목명:교수명:학 번:성 명:실험 3. 가산기 & 감산기1. 실험 과정 및 결과

리포트 | 5페이지 | 1,000원 | 등록일 2023.03.28

다운로드 장바구니
BCD 가산기 설계 결과보고서

디지털시스템 설계 실습 7주차 결과보고서학과전자공학과학년3학번성명※BCD 가산기 설계1. 그림[3-46]의 블록도와 같이 두 BCD의 입력을 받아 7-세그먼트 FND에 BCD ... 를 출력하는 BCD가산기를 설계하라. 설계는 두 입력을 4비트 가산기로 더한 후, 결과를 다시 BCD로 변환하는 과정을 구성한다.2. 설계된 BCD 가산기를 컴파일, 시물레이션하라 ... “1101”“0010”0B2. n비트 가산기/감산기의 예에서 입출력 비트 수가 많아질수록 Schematic으로 설계 할 때와 Verilog 또는 VHDL로 설계할 때의 장단점을 설명

리포트 | 3페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2024.01.29

다운로드 장바구니
컴퓨터 구조 계산기_quartus 설계_2024

과목명컴퓨터 구조과제 제목계산기 설계학번 이름작성 시간제출 날짜간단한 구조의 계산기를 설계할 것이다. 여태까지 Schematic editor 설계 기법에 따라 register ... -Wired Logic 등 용어를 이해하며 설계를 진행한다.# 제어장치의 구현계산기를 구현하는데 필요한 내부 register는 A[4bit], B[4bit], IR[1bit], C[1 ... 보고서에서는 20ns~40ns까지 h값을 주었다.)위 버튼을 눌러서 시뮬레이션을 시작한다.# Timing CLOCK3개의 D Flip-Flop을 이용하여 clock을 지연

리포트 | 17페이지 | 2,000원 | 등록일 2024.06.07

다운로드 장바구니
임베디드 IoT 응용실험 - VHDL을 이용한 8-bit ALU

FPGA에 porting 한다.4. Simulation 되는 VHDL source code를 제출한다.5. 동영상 제작주차별 계획1주차 : 계획 보고서 작성에 있어, 디지털 공학 ... , 전자회로 과목 복습 및 VHDL 강좌 수강, 툴 설치(VAIVADO)_최신버전, 회로의 대략적인 구상과 동작 원리 파악, coding source 구상 및 검색, 계획 보고서 ... ] Xilinx artix-7 계열 사용, 실행 여부 판단 후 반복, ppt 구상 및 틀 짜기, 중간 보고서 제출3주차 : 8-bit ALU - VHDL로 코딩 수정 및 보완

리포트 | 9페이지 | 3,000원 | 등록일 2022.04.14

다운로드 장바구니
정실, 정보통신기초설계실습2 9주차 결과보고서 인하대

실험 결과 보고서(9주차)실험 제목 : 가산기, 감산기 회로실험실험 목적 : Verilog를 사용해 full 가산기, 감산기를 설계하고 n-bit 가산기, 감산기를 구성해본다 ... 하면서 자리빌림수가 사용되면 다음 자리수의 감산을 진행할때 앞의 연산에서 사용된 자리빌림수를 포함해 감산을 진행한다. 이렇게 반복된 과정을 통해 결과값을 출력한다. 그림7은 4비트 ... 공부한 Verilog를 바탕으로 가산기와 감산기를 구성해봤다. 우선 많은 수의 순서가 있는 변수를 선언하는데 배열을 사용하면 좀더 편리하게 변수를 선언할 수 있다는 것을 알

리포트 | 5페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
판매자 표지

(A+) 아날로그회로실험및설계 Op-Amp 가감산기 실험 보고서

아날로그회로실험및설계 결과 보고서 #3 (4주차 결과)( 가감산기 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표① Op-Amp의 기본적인 특성을 이용하여 가감산기 회로 ... 전류법칙으로 관계식을 계산하면, 아래와 같이 나온다.- 저항이 다 똑같은 값이라면 출력 전압은 입력 전압의 합의 마이너스라는 것을 알 수 있다.? 감산기- 감산 증폭기는 두 개 ... 를 이해한다.2. 관련이론? 연산 증폭기란?- 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이것을 증폭으로 구현하는 소자.- 이미터 부분에는 들어오는 전류를 전체

리포트 | 15페이지 | 3,000원 | 등록일 2024.11.04

다운로드 장바구니
디지털 논리회로 실험 5주차 Adder 예비보고서

디지털 논리회로 설계 및 실험예비보고서주제 : Adder소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... 로 설계될 수 있다.그림 2-1 반가산기, 반가산기 심볼(3) 전가산기전가산기는 3개의 입력(A, B, C)과 2개의 출력(합과 자리올림수)을 가진 논리회로 이다. 그것은 표 2-2 ... (4) 반 감산기2진수로 표시된 두 개의 차로 얻어진 감산기를 반 감산기라 한다. 이때 두 개의 수 A, B의 감산에 의하여 얻어진 차와 자리내림이 발생한다. 표 3에서는 반 감산기

리포트 | 9페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
가산기, 감산기 설계

)를 만들 수 있고 감산기는 뺄셈 회로이고 반감산기(HS) 2개를 합쳐서 전감산기(FS)를 만들 수 있다.이번 실험은 어렵지 않았으나 논리식을 유도하는 과정이 복잡하고 이론이 어려웠다. 그리고 빌림 수의 개념이 어려웠지만, 이번 보고서를 작성하고 정리하면서 많은 도움이 되었다. ... 목차1. 실험 제목2. 실험 목적3. 실험 기구4. 실험 원리5. 실험 결과6. 고찰1. 실험 제목① 반가산기② 반감산기③ 전가산기④ 전감산기2. 실험 목적가산기, 감산기의 원리 ... 를 이해하고, 가산기, 감산기 회로를 설계하여 동작 특성을 확인한다.가산기, 감산기의 진리표와 논리식을 이용하여 동작을 확인한다.3. 실험 기구● 브레드보드IC칩과 도선을 연결

리포트 | 16페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

다운로드 장바구니
충북대 기초회로실험 4-비트 산술논리회로 예비

실험 12. 4-비트 산술논리회로(예비보고서)실험 목적(1) ALU (Arithmetic Logic Unit)의 기능과 구조를 이해한다.(2) MyCAD의 사용법을 익힌다.(3 ... ) MyCAD를 이용하여 4비트 ALU를 설계하고 시뮬레이션을 한다.이론ALU는 산술 연산회로와 논리 연산회로로 나누어진다. 산술 연산은 가산, 감산, 증가, 감소 등의 8가지 기능 ... 실험책의 부록을 참고하여 MyCAD 사용을 익히고, 2x4 decoder에 대한 회로도와 시뮬레이션 결과 및 심볼을 프린팅하시오.(2) 의 4비트 산술 연산회로의 동작을 설명하시오

리포트 | 3페이지 | 1,000원 | 등록일 2021.09.10 | 수정일 2021.09.15

다운로드 장바구니
예비보고서(7 가산기)

실험제목 :가산기- 예비보고서1. 목적이진 덧셈, 뺄셈 및 곱셈계산의 원리를 이해하고, 이를 구현하는 가산기, 감산기 및 승산기의 동작을 확인한다.2. 관련이론디코더, 인코더 ... 가 전감산기로 바뀐 것을 제외하고는 일체가 동일한 회로들이다.감산은 결국 보수에 의한 가산과도 같으므로 실제 회로에서는 대개 감산기를 별도로 설계하지 않고 가산기를 이용하여 감산기 ... 두 입력의 가산 결과가 다시 어큐뮬레이터에 저장되므로 연속적인 가산을 할 수 있게 된다. 직렬 가산기는 회로가 작다는 장점이 있지만, 직렬로 연속동작을 시키려면 시간이 많이

리포트 | 9페이지 | 3,000원 | 등록일 2020.10.14

다운로드 장바구니
서울시립대학교 전전설3 3주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Lab이번 실험에서는 Op-amp를 활용해 차동 증폭기를 설계하여 이득 회로를 설계해본다. 추가적으로 op-amp를 활용하여 감산기를 만드는 실험에서 op-amp의 linear ... & Methods (실험 장비 및 재료와 실험 방법) ‥‥‥‥‥‥‥ 5가. 사전 보고서 실험 ... 한 것이라면, 이번 실험에서는 각각 다른 소자에 전압을 각기 달리 인가하여 감산기를 구현한 것이다.실험 2)이번에는 라는 조건을 적용하면 회로의 출력이 가 되는 것을 테스트해보자.이후

리포트 | 10페이지 | 1,500원 | 등록일 2021.03.20

다운로드 장바구니
논리회로실험 비교기와 MUX, ALU

논리회로설계 실험 예비보고서 #5실험 5. 비교기와 MUX, ALU1. 실험 목표출력이 입력에 의해서만 정해지는 조합논리회로인 비교기, MUX, DEMUX, ALU의 개념과 특성 ... 에 대해 알아보고, 조합논리회로의 한 예로 주어진 ALU의 진리표를 토대로 8가지의 다양한 기능을 가진 ALU를 설계해본다.2. 예비 이론(1) 비교기- 두 개의 수를 비교 ... 을 선택하게 하므로 선택기라고도 불린다.- S0과 S1은 출력을 결정하게 하는 결정자 또는 선택 자가 되어 입력된 4개의 값 중 하나를 선택해 출력한다.- 주로 전화회선을 통신매체

리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
논리회로실험 병렬 가산기 설계

논리회로설계 실험 예비보고서 #3실험 3. 병렬 가산기 설계1. 실험 목표1의 보수와 2의 보수에 대해 학습하고 병렬가산기, 병렬 가감산기를 논리기호를 사용하지 않고 설계 ... 하고 작동방법에 대해 알아보아 둘의 차이점에 대해 알아본다. 또한 병렬가산기를 동작적, 자료흐름, 구조적 모델링 방법으로 설계한다.2. 예비 이론(1) 1의 보수이진수의 숫자를 반전 ... +(-75)와 같으므로 이런 식이 나왔다. 계산결과에서 2의 보수에서는 가장 높은 자리에서 자리올림이 발생시, 이를 무시하므로 결과값은 00011001이다.(3) 병렬가산기 논리

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
판매자 표지

간호관리료 등급과 신포괄제

간호관리료 등급과 신포괄제분석 보고서학기과목명교수명학과학년/반학번이름제출일간호관리료: 간호관리료는 입원료의 일부이다. 간호관리료에 포함되는 간호행위는 활력징후 측정, 수혈간호료 ... 기관대도시, 상급종합병원에 비해 중소병원의 간호등급 상승효과를 기대하기 어렵고, 7등급 감산 구간으로 인해 간호관리료 차등제는 중소병원의 경영난을 악화시키는 요인이 되고 있다. 결과 ... . 또한 병원의 입원치료에 해당되는 환자들을 상급종합병원으로 더욱 집중화시켜 응급환자와 급성기 환자가 적절한 입원을 할 수 없게 되는 결과를 초래하고 있다.3)건강보헙급여 체계

리포트 | 7페이지 | 3,000원 | 등록일 2022.06.25

다운로드 장바구니
서울시간호직 간호관리 핵심요약

개념페이욜기획-조직-지휘-조정-통제매리너 토미마르퀴스 휴스톤기획-조직-인사-지휘-통제귤릭기획-조직-인사-지휘-조정-보고-예산(POSDCoRB , 7단계)3.관리과정기획▶무엇 ... 아실X, 모자동실O(3)일반병동내용▶간호관리료는 ‘6등급(소정점수)’를 기준으로 가산 혹은 감산▶가산(+): ‘직전등급 대비’ 입원료 가산방식▶감산(-): 7등급의 종합병원, 병원 ... 만 해당▶상급종병,의원(1~6등급): 감산X(4)기타 내용(5)일반병동: 의료기관별 가산기준(6)신생아 중환자실 / 소아 및 일반 중환자실내용▶대상기관: 종합병원, 병원 (상급종합

시험자료 | 83페이지 | 10,000원 | 등록일 2022.03.04

다운로드 장바구니

이전10개12 3 4 5 6 7 다음10개

파워링크

신청하기