"전자회로설계실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계실습 stopwatch 설계 oscillator 설계 예비 피드백 증폭기

판매자 표지는 다운로드시 포함되지 않습니다.

"전자회로설계실습" 검색결과 1,881-1,900 / 2,630건

중앙대 전기회로설계 실습 결과보고서4. Thevenin 등가회로 설계

결과보고서설계실습 4. Thevenin등가회로 설계담당교수-학과-학번-실험조-이름-실험날짜-제출날짜-전자전기실습에서 많이 사용되는 DMM, Dc Power Supply ... 와 오실로스코프를 이용해 Thevenin 등가회로에 관련된 실습을 해보았다. 예비실습 3.1에서 구한 RL에 흐르는 전압과 전류는 각각 316.8mV, 0.96mA가 나왔다. 이 값을 기준 ... 았더니 0.3265kΩ이 나왔고 오차율은 1.06%로 거의 일치했다.DMM, DC Power Supply, 오실로스코프이번 실습내용은 ‘Thevenin 등가회로 설계’이

리포트 | 5페이지 | 2,000원 | 등록일 2019.12.18

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 5주차 사전보고서

2019년 전자전기컴퓨터설계실험25주차 사전보고서1. 교안의 2:4 디코더의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.A0A101010100=Y _{0 ... } ,`A _{1} )=(A _{0} A _{1})2. 교안의 4:2 엔코더의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.A _{0} A _{1}A _{2 ... _{2} +A _{3})3. 교안의 2:1 Mux의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.SD _{0} D _{1}0*************1010

리포트 | 10페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
판매자 표지

설계실습 6. 계측장비 및 교류전원의 접지상태의 측정방법설계 예비보고서

설계실습 6. 계측장비 및 교류전원의 접지상태의 측정방법설계예비 레포트전자전기공학부학번3. 설계실습 계획서3.1 DMM을 사용하여 실험실 교류전원(220 V) power ... outlet(소켓) 두 개의 접지 사이의 전압을 측정하는 방법을 설계하여 제출하라.DMM을 전압 측정 모드로 설정한다.DMM의 두 단자를 각각 220V 소켓 접지에 연결하고 측정한다.3 ... 다. (는 오실로스코프로 측정한 최대전압)주파수에 따른 사인파들과 실효값의 그래프이다.3.3(a) Function Generator에 3.3KΩ, 6.8KΩ이 직렬로 순서대로 연결된 회로를 그리고

리포트 | 5페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
판매자 표지

설계실습 10. RLC 회로의 과도응답 및 정상상태응답 결과보고서

설계실습 10. RLC 회로의 과도응답 및 정상상태응답결과 레포트전기회로 설계 및 실습 수요일 9,10,11,12교시조 조원실험날짜 월 일 제출날짜 월 일전자전기공학부요약 ... : RLC 회로를 구성해서 저감쇠, 임계감쇠, 과감쇠의 파형을 관찰했다.RLC 저감쇠 회로에는 260Ω의 저항이 사용됬으며 이 때 측정한 는92.43KHz이다. 계산한 는 98.97KHz ... 지못한 것 등이 있다. 그리고 260Ω을 사용한 저감쇠 회로는 저감쇠의 조건을 만족했으며 파형도 모두 저감쇠 회로처럼 나왔다.RLC 임계감쇠 회로에는 1.9414KΩ이 사용됬으며 저항

리포트 | 10페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
판매자 표지

설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계 결과보고서

설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계결과 레포트전기회로 설계 및 실습 수요일 9,10,11,12교시조 조원실험날짜 월 일 제출날짜 월 일전자전기공학부 ... 요약: 전원장치에는 내부저항이 있다는 점을 알기 위해 6V의 건전지에 내부저항을 알아보는 회로를 설계했고 DMM을 이용하여 측정하였다. 사용했던 건전지임을 감안하면 적당한 내부저항 ... 는 실험이였다. 그리고 DC Power Supply 동작 원리나 단자들 간의 관계를 알 수 있는 실험이였다.설계실습 결과4.1(a)6V건전지의 전압: 6.59977V10Ω의 저항

리포트 | 6페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
예비11, 공진회로(Resonant Circuit)과 대역여파기 설계

설계실습 11. 예비계획서이론* 공진회로그림 1그림 1에서 RLC 직렬회로에서 저항에 걸리는 전압을 출력이라 할 때 저항에 걸리는 전압은V _{R}이다V _{R} =IZ _{R ... }} over {w} )=1을 풀면 얻을 수 있다.대역폭 B는B=w _{c2} -w _{c1} ={w _{o}} over {Q}이다1. 설계실습계획서1.1 RLC 직렬회로에서 R ... 병렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C=0.01㎌, 공진주파수가 15.92kHz, Q-factor가 1인 bandstop filter를 설계하라. 그 결과를 이용

리포트 | 7페이지 | 1,000원 | 등록일 2020.01.09

다운로드 장바구니
Op Amp의 특성측정 방법 및 Integrator설계

설계 실습 2. Op Amp의 특성측정 방법 및 Integrator 설계예비보고서1. 목적Op Amp의 offset 전압과 slew rate를 측정하는 회로, 적분기를 설계 ... 개3. 설계실습 계획서3.1 Offset Voltage, Slew Rate3.1.1 Offset Voltage 개념아래의 그림 1과 같이 두 입력단자를 모두 접지시키면 입력단자간 ... mV 정도이다. 따라서 위의 회로와 같이 회로를 구성하면v _{o} `>`15`V 이기 때문에 위와 같은 회로에서는 Offset Voltage를 측정하기 어렵다. 제대로 측정하기 위해서는 closed loop gain의 크기를 줄여서v _{o} `

리포트 | 9페이지 | 1,000원 | 등록일 2019.09.15

다운로드 장바구니
서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

하게 되었다. 이전에 마이크로프로세서에서 배우긴 했지만, 이번 실습에서 combo Box를 보니 어떤 식으로 순차 회로를 설계하는지 알 수 있었다. 또한, 오래간만에 PSpice ... 의 상태에 따라 출력 값이 결정되는 논리 회로이다.이는 지금 사용하는 다양한 전자기기들의 기반이 된다. 예를 들어 컴퓨터, 핸드폰, 시계, …, etc이러한 기기들은 memory ... 를 활용해서 회로를 설계해볼 수 있었다.6. Reference (참고 문헌)HYPERLINK \l "본문1"[1] TTL(Transistor-transistor logic)

리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
중앙대 전기회로설계실습 예비02 전원, 의 내부저항 측정장치 설계

전기회로 설계 및 실습 예비보고서-02. 전원,DMM의 내부저항 측정장치 설계-3 조전자전기공학부2016xxxx장xx3.1.(a) 건전지의 내부저항이 어느 정도일 것 같 ... 은가?: 새 건전지의 내부저항은0.05` OMEGA 정도이고 사용할수록 내부저항이 커진다.(b) 건전지(6V)의 내부저항을 측정하는 회로와 절차를 설계하여 제출하라. 단, 가능한 한 측정 ... mode에 놓았을 때,DMM의 내부저항을 측정하는 회로와 절차를 설계하여 제출하라. (저항이 필요하면22M OMEGA 을 사용하라.):큰 저항(22M OMEGA )이 연결되어있

리포트 | 5페이지 | 1,500원 | 등록일 2020.04.07

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 8주차 Lab08 결과 레포트 7-segment and Piezo Control, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Post Lab-08Peripherals(7-segment and Piezo Control)실 험 날 짜학 번이 름목차1. 실험 결과 ... ··········································241. 실험 결과(1) 실습1설계 조건4-bit up counter의 출력 값을 single FND에 표시1. up counter 설계2. static 7 s ... egment를 모듈화해서 사용codeCombo box실험결과(2) 실습2설계 조건Design counter with Piezo 동작 검사1.TOP module 설정2. 첫 번째 모듈

리포트 | 24페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.09.24

다운로드 장바구니
판매자 표지

설계실습 11. 공진회로(Resonant Circuit)와 대역 여파기 설계 결과보고서

설계실습 11. 공진회로(Resonant Circuit)와 대역 여파기 설계결과 레포트전기회로 설계 및 실습 수요일 9,10,11,12교시조 조원실험날짜 월 일 제출날짜 월 일 ... 전자전기공학부요약: 10nF, 10mH, 1kΩ을 이용하여 Q-factor가 1인 직렬 공진회로와 병렬 공진회로를 설계했고 10nF, 10mH, 100Ω을 이용하여 Q-factor ... 가 10인 직렬 공진회로를 설계해보았다.Q-factor가 10인 직렬 공진회로에서는 공진주파수가 13.32KHz가 나왔고 반전력주파수는 12KHz, 17KHz가 나왔다. 이 값

리포트 | 8페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
중앙대 전기회로설계 실습 결과보고서2. 전원의 출력저항, DMM의 입력저항 측정회로 설계

결과보고서설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계담당교수-학과-학번-실험조-이름-실험날짜-제출날짜-전자전기실습에서 많이 사용되는 DMM을 가지고 건전지 ... 사이의 전압의 오차는 각각 0.04%, 0.007%로 거의 정확하게 일치하는 것을 확인하였다. 또한 Pushbutton의 역할도 실습을 통해 알아보았다.DMM, DC power ... supply건전지는 우리들의 일상 속에서 흔히 접할 수 있는 물건이다. 인간에게 있어서 건전지는 기계를 움직이게 하기 때문이다. 실습에서 사용하는 DMM과 DC power s

리포트 | 9페이지 | 2,000원 | 등록일 2019.12.18

다운로드 장바구니
판매자 표지

설계실습 7. RC회로의 시정수 측정회로 및 방법설계 결과보고서

설계실습 7. RC회로의 시정수 측정회로 및 방법설계결과 레포트전기회로 설계 및 실습 수요일 9,10,11,12교시조 조원실험날짜 월 일 제출날짜 월 일전자전기공학부요약 ... 후, 10nF의 커패시턴스를 측정, 기록하라. 설계실습 계획서에서 구한 저항이 되도록 가변저항을 DMM으로 측정, 조절하고 그 값을 유효숫자 3자리까지 기록하라. Function ... generator의 출력을 1v의 사각파(high = 1v, low = 0v, duty cycle = 50%)로 하라. 설계실습 계획서에서 설계한 대로 입력사각파(CH1)와 저항

리포트 | 9페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

(FSM) HYPERLINK \l "주석1"[1]FSM은 컴퓨터 프로그램과 전자 논리 회로를 설계하는데 쓰이는 수학적 모델이다. 이 모델은 현재 상태로부터 가능한 전이 상태와, 이러 ... 을 설계 및 실험한다. Finite State Machine를 설계 실습한다. Behavioral level 모델링, Module instantiation을 이용한 Structural ... benchSimulation 결과Pin 연결- 개발 설명위 디자인의 설계는 순차회로로 구현된 것과 거의 동일한데, 차이가 있다면 moore machine을 활용해서 설계를 진행한 것입니다.설계 3

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 결과 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

으로 오류 없이 원하는 값을 확인할 수 있었다. 하지만 논리회로보다 고려해야할 사항이 더 많아서 각각의 경우를 잘 알고 설계할 줄 알아야 오류없이 원하는 값을 얻을 수 있었다.4. 참고문헌전자전기컴퓨터설계실험2 교안PAGE \* MERGEFORMAT2 ... 전자전기컴퓨터공학부 설계 및 실험2Post Lab-07Sequential Logic 2(Finite State Machine)실 험 날 짜학 번이 름목차1. 실험 결과 ... ··········································131. 실험 결과1) 실습[0]버튼 입력(in)으로 부터 한 클럭 동안의synchronized된 신호 (in_syn) 생성codeTest

리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
Op Amp의 특성측정방법 및 Integrator 설계

전자회로 설계 및 실습Op Amp의 특성측정방법 및 Integrator 설계3.1 Offset Voltage, Slew Rate3.1.1 Offset Voltage 개념아래 ... 설계(A) 이상적인 OP Amp를 사용하여 100Hz에서 Gain이 100(V/V), 1000(V/V)인 Inverting Amplifier를 설계하고 회로도를 제출한다.Gain ... )의 1kHz 구형파를 인가했을 때, 4V_pp의 삼각파를 출력하는 이상적인 적분기를 설계하고 PSPICE를 이용하여 회로, 입력전압과 출력전압의 파형을 제출한다.(B) Offset

리포트 | 6페이지 | 1,000원 | 등록일 2020.05.07

다운로드 장바구니
중앙대 전기회로설계실습 예비06 계측장비 및 교류전원의 접지상태의 측정방법 설계

전기회로 설계 및 실습 예비보고서-06. 계측장비 및 교류전원의 접지상태의 측정방법 설계-3 조전자전기공학부2016xxxx장xx3. 설계실습 계획서 (이론 6, 7장 참조)3.1 ... 된 회로를 그리고3.3`kΩ에 걸리는 전압파형을 scope로 관측할 수 있는 연결도와 측정방법을 설계하여 제출하라.아래와 같은 연결도가 나온다.1. coupling을 DC에 맞춰 두고, 0V의 위치를 맞춰준다.3.3`kΩ2. 저항 끝을 scope의 1채널과 연결해준다. ... (a) DMM을 사용하여 두 개의 실험실 교류전원(220V,`110V) 콘센트의 접지 사이의 저항을 측정하는 방법을 설계하여 제출하라. (b) DMM을 사용하여 실험실 교류전원

리포트 | 5페이지 | 1,500원 | 등록일 2020.04.07

다운로드 장바구니
중앙대 전기회로설계실습 결과02 전원, 의 내부저항 측정장치 설계

전기회로 설계 및 실습 예비보고서-0.2 전원,DMM의 내부저항 측정장치 설계-3 조전자전기공학부2016xxxx장xx4. 설계실습내용 및 분석4.1실험계획 3.1에서 고안한 방법 ... 을 사용하여6V 건전지의 내부저항을 측정하고 기록하라. 반드시DMM을 전압측정mode에 놓은 후DMM을 회로에 연결하라. 측정에 사용되는 저항은DMM으로 측정하여 기록하라.4.1 ... -(a)실제 측정회로를 그려서 제출하라. 건전지의 내부저항은 얼마 정도인가? 생각보다 큰가, 작은가? 측정치로 미루어보아 현실적인 회로에서 내부저항을 고려해야할 정도인가?DMM버튼

리포트 | 6페이지 | 2,000원 | 등록일 2020.04.07

다운로드 장바구니
VHDL 설계 실습 보고서 (전감산기 설계)

VHDL 설계 실습 보고서 VHDL Lab_01일 시학 번이 름제 목전감산기 설계실습 목적전감산기는 한 자리 2진수 뺄셈을 할 때 전가산기에서 더한 결과 캐리가 발생하는 것 ... 과는 반대로 아래 자리에서 발생하는 빌림수를 고려해야 한다. 또한 결과는 감산한 결과와 위에서 빌림수를 나타내야 한다. 전감산기를 설계하는 과정을 통해 조합논리회로를 VHDL로 설계 ... }} B _{i} + bar{X _{i}} Y _{i}3. 위의 논리식을 기본 게이트를 이용하여 전감산기의 회로도(schematic)를그려라.전감산기의schematic설계1. 전감산

리포트 | 3페이지 | 1,000원 | 등록일 2020.05.29

다운로드 장바구니
서강대학교 전자회로실험 - 실험 3. PSpice 사용법 및 시뮬레이션 실습 결과 보고서

전자회로실험 결과 보고서실험 3. PSpice 사용법 및 시뮬레이션 실습분반조학번이름[실험 1]1KHz의 주파수, 5V의 amplitude를 갖는 Vsin 전원을 사용하여 아래 ... 게 출력된 것도 확인할 수 있다.[설계과제]MOSFET를 이용하여 inverter 를 설계하고 입출력 파형을 관찰한다.사용한 회로도 제시사용한 소자 및 파라미터 값을 기록 ... 회로를 구성하여, 0~10 ms 사이에 R2에 걸리는 전압과 흐르는 전류를 PSPICE 로 확인한다.결과 그래프를 제시하세요.전류와 전압의 peak 값을 이론 값과 비교하고, 그

리포트 | 12페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니

이전10개 90 91 92 93 949596 97 98 99 다음10개

파워링크

신청하기