"Gate Design(게이트 설계)"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 4bitfulladder 시립대 논리회로 d플립플롭cadenc FPGA 게임

판매자 표지는 다운로드시 포함되지 않습니다.

"Gate Design(게이트 설계)" 검색결과 161-180 / 199건

HEMT이용한 주파수 2체배기 설계 및 제작 (diode 체배기 설계및 제작)

HEMT이용한 주파수 2체배기 설계 및 제작Abstract : In this report, A 2.6GHz HEMT frequency was designed and ... . HEMT의 gate 단자에서 입력신호를 제외한 모든 고조파 성분에 대해 단락회로로 보이도록 저역통과여파기를 설계하고, 최대 전력이 전달되도록 정합을 시켜준다.Ⅲ. 설 계본 과제 ... fabricated. It's output frequency 2.6GHz. The efficient and robust approach to the design of the frequency

리포트 | 7페이지 | 2,000원 | 등록일 2009.06.02

다운로드 장바구니
연세대학교 전자회로 설계 프로젝트

: 전압이 -0.75V~1V (20%~80%) 변하는 구간에서 기울기 측정Sine Wave (1V)Sine Wave (1mV)Design Procedure / Analysis1 ... 로 인하여 어느 한계를 갖게 된다. 매우 큰을 얻기 위하여 문제3과 같이 트랜지스터와 피드백 증폭기를 사용할 수 있다.(1) (a)의 회로에서 gate를 voltage sweep ... 해서 Ids를 구해보면 게이트에 0.51V 의 전압이 인가될 때 1mA 정도의 전류가 흐르는 것을 알 수 있다. 1k의 저항을 달지 않은 채 Ids를 구했을 경우와 비교했을 때(같

리포트 | 13페이지 | 2,500원 | 등록일 2010.06.27

다운로드 장바구니
Excess 3 to BCD code converter ( Excess-3-to-BCD code converter )

제목 : Design of a Excess-3-to-BCD code converter (combinational circuit)개요본 실습에서는 Excess-3 code를 BCD ... 로 변환하는 조합회로를 설계하는 실습으로, schematic diagram 을 그려서 또 하드웨어를 HDL 로 기술하여 simulation 으로 검증하고 FPGA에 구현한다. 입력 ... optimization 회로도 >Input cost : 235. technology mapping :< (NAND GATE 이용) EXCESS 3 TO BCD 변환기의 논리 다이어그램>Input

리포트 | 16페이지 | 3,500원 | 등록일 2011.04.22

다운로드 장바구니
[공학]BASIC GATES (예비보고서)

에는 0(false)과 1(true)이 있다.기본게이트(gate)에는 모든 입력이 1일 때 출력이 1이 되는 AND 게이트, 1개의 입력이라도 1이면 출력이 1이 되는 OR 게이트 ... , 입력과 반대의 출력이 나오는 NOT 게이트들이 있다. 가지 종류의 게이트만으로 기본게이트들을 구성할 수 있는 게이트를 만능 게이트 (Universal Gate)라고 하고 NAND ... 값은 변하지 않으나 전류값만 증폭되는 버퍼(Buffer)가 있다.*논리게이트 (Logic Gate) ???????????논리회로의 입력이나 출력은 그림1-1과 같이 논리 0 또는

리포트 | 24페이지 | 3,000원 | 등록일 2007.06.20 | 수정일 2015.08.26

다운로드 장바구니
반도체의 기본구조,동작원리,제작과정(MOSFET)

만 MOSFET이 제대로 동작하게 되므로 정렬 오차를 고려하여 두 영역이 겹치도록 설계 한다. 이런 구조에서는 게이트와 소스, 드레인 사이의 오버랩 커패시턴스가 불가피하게 커진다. 이 기 생 ... 층이 커지게 되며 Gate-Drain 간 전압 VGD는 VDS가 증가함에 다라 작아져서 Drain 영역에 가까운 채널의 폭이 작아지게 된다. VGD가Vth가 될 때 까지 증가 ... . Design Setup● N channel - MOSFET 제작 공정단계 순서도OxidationDiffusionIon ImplantationLithographyn-c

리포트 | 5페이지 | 2,000원 | 등록일 2009.06.20 | 수정일 2014.11.19

다운로드 장바구니
[전기전자기초실험] 연산 회로 설계 실험 결과보고서

(조건부 캐리 회로), CSN(캐리 선택 회로), CSMT(수정된 캐리 선택 트리 회로)가 있다. 이중에 CCN이 32비트, 64비트에서 Delay가 가장 짧지만 게이트 수가 다른 ... 회로보다 많다. 반면에 CSN는 CCN보다는 느리지만 게이트 숫자가 가장 적다. 실제로 조건부 캐리 회로(CCN)의 트리 구조는 많은 수의 멀티플렉서를 요구하고, 그 중에서 여러 개 ... 의 게이트를 구동해야 하는 경우가 많다. 반면에 캐리 선택 회로(CSN)은 단순한 구조를 가지면서 비교적 빠르고 면적도 작다. CSMT는 위에서 언급된 두 가지 형태의 캐리 회로

리포트 | 8페이지 | 1,000원 | 등록일 2009.07.29

다운로드 장바구니
cmos 디지털 ic의분류

하여 표준화된 LIBRARY로 개발 FULL CUSTOM으로 개발되어 있는 LIBRARY를 EDA TOOL에서 불러다가 작업을 수행하는 방법 ·DESIGN METHOD - GATE ... 설계의 자유도가 높다 - GATE ARRAY보다 효율적인 SILICON영역을 사용 - GATE ARRAY보다 CHIP SPEED가 빠름 - GATE ARRAY보다 UNIT PRICE ... - CHANNELLESS GATE ARRAY (SEA OF GATES : SOG TYPE) : CHIP 면적이 모두 TR. 영역으로 되어 있고 배선 영역은 없다 ·장점 - 단기간 설계

리포트 | 11페이지 | 1,000원 | 등록일 2007.11.25

다운로드 장바구니
사출성형의 모든 것

면적에 관계가 있으며 제품 설계 시(금형 설계) GATE 위치에 유의를 해야 한다.다음 도표는 사출압력과 충격강도와의 관계이다.다음은 사출압력과 성형 수축률과의 관계로서 금형 구조 ... 상의 GATE의 SIZE에 의해 성형 수축율이 변화되는 것을 알 수 있다.④ 금형 온도금형 온도 설정도 일반적으로 높게 설정하며 이유는 유동 저항을 적게 해주는 데 있으며 또한 ... 의 저항이 커 압력손실이 크다.7. 금형 개발속도가 빠르다.1. 금형온도가 높거나 불균일2. 게이트가 작다.3. 러너, 스프루가 가늘어 저항이크다.4. 캐비티내 두꺼운 부분이 있다.5

리포트 | 21페이지 | 15,000원 | 등록일 2009.01.13 | 수정일 2020.09.15

다운로드 장바구니
SYSTEM C와 verilog HDL을 이용한 하드웨어 설계.(fir filter예)

algorithm level 모델링- 설계 알고리즘을 기술,C 프로그래밍과 유사Dataflow level 모델링- 하드웨어 사이의 데이터 흐름 기술Gate level 모델링논리 ... 5장. SYSTEM C와 verilog HDL을 이용한 하드웨어 설계.5.1. verilog를 이용한 하드웨어 모델링.5.2. SystemC를 이용한 하드웨어 모델링.5.3 32 ... tap-FIR filter 모델링 예.5.1. Verilog 를 이용한 하드웨어 모델링.Verilog HDL-C와 비슷한 syntax-Gateway Design System 사

리포트 | 26페이지 | 1,500원 | 등록일 2009.02.28

다운로드 장바구니
Basic Current Source 와 Cascode Current Source

, Wide swing Current Mirror 등이 있다. Current Mirror는 기준 전류원으로 사용되며 설계시 고려하는 내부 구성요소(Design Parameters ... 이 다를 수 있으므로 식 1-1과 식 1-2에서 W1/L1과 W2/L2이 다르게 주어졌음을 볼 수 있고 MOSFET Q1과 Q2의 Gate가 Short상태이므로 VGS1와 VGS2 ... urrent mirror[그림3] Basic current mirror위의 그림에서 살펴보면 우선 M1의 게이트 단을 드레인 단과 연결하여 M1은 다이오드와 같은 역할을 하게 된다

리포트 | 5페이지 | 1,000원 | 등록일 2008.03.23

다운로드 장바구니
[건축가] 모쉐세프디(MOSHE SAFDIE)

아케이드는 학생과 방문 객들을 건물과 안뜰로 인도 한다.PEACE SQUARE, DAMASCUS GATE PRECINCT다마스커스 가로지구 개발 계획은 도심 만남의 장소를 만드 ... 는 동시에 다마스커스 게이트로의 진입이 자유롭게 이루어지도록 하는데 목적이 있다. 패러트루퍼가는 두개의 주요 활동공간을 분할해 준다. 즉, 북쪽에는 작은 상점과 카페들이 들어서고 남 ... , DAMASCUS GATE PRECINCT (1994) master plan, Jerusalem, Israel 4 ACRE.. 단절된 공간을 입체적인 도로에 의해 연계 - 아랍인과 유대인

리포트 | 51페이지 | 3,000원 | 등록일 2008.07.15

다운로드 장바구니
VHDL The Usage of Xilinx ISE on Spartan-3(자일링스 초기 사용법 입니다.)

전자전기컴퓨터설계실험IIIPRELAB REPORT[The Usage of Xilinx ISE on Spartan-3]학 과담당교수조학 번이 름제 출 일목 차 HYPERLINK ... 에서는 Xilinx ISE 9.2i 프로그램과 Spartan-3 board의 사용방법을 몸에 익히는 데에 목적이 있다. 우리는 VHDL을 이용한 디지털 회로 설계를 관리하는 project ... 의 생성과 관리 그리고 시뮬레이션과 에뮬레이션을 통하여 실습의 전체적인 흐름을 파악하도록 한다. 즉 VHDL 코드를 편집하고, 저장, 가져오기 등 HDL editor에 관한 것과 설계

리포트 | 19페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
연세대 전기전자 기초실험 9. 연산 회로 설계 실험 (결과보고서)

실험 결과 보고서실험 제목 : 9. 연산 회로 설계 실험학과학년학번분반실험조성명표 9-4. 4비트 덧셈기/뺄셈기의 진리표입 력출 력Add/SubtractS3S2S1S0오버플로우 ... 는 수정된 캐리 선택 트리 회로(Carry Selection Modified Tree)를 가리킨다. 표를 보면 CCN이 32비트, 64비트에서 Delay가 가장 짧지만 게이트 수 ... 가 다른 회로보다 많은 것을 볼 수 있다. 반면에 CSN는 CCN보다는 느리지만 게이트 숫자가 가장 적은 것을 볼 수 있다. 실제로 조건부 캐리 회로(CCN)의 트리 구조는 많은 수

리포트 | 9페이지 | 1,000원 | 등록일 2007.12.30

다운로드 장바구니
SiO2 박막의 식각 및 PR 제거_예비

을 사용한 부유게이트 (Floating Gate) 대신 실리콘 질화막 안에 전하를 축적하는 SONOS (Silicon-Oxide-Nitride-Oxide-Silicon)구조의 30nm ... 의 다결정 실리콘을 사용한 부유게이트 (Floating Gate) 대신 실리콘 질화막내의 트랩에 주입 또는 트랩으로부터 이완되는 매커니즘을 이용하는 전하트랩형 소자이다. SONOS ... 공정: Slicing → Wafer Polishing → Circuit Design → Mask Design? Wafer 가공 공정Oxidation process → Photo

리포트 | 6페이지 | 1,000원 | 등록일 2007.11.07

다운로드 장바구니
FPGA 구조와 응용

전력소모가 발생한다는 단점이 있다.(데이타를 지우고 싶을 때는 자외선/전기적 신호를 쬐어서 게이트에 있는 전자를 밖으로 몰아내면 된다.)FPGA 설계과정일반적인 설계과정은 왼쪽 ... 여 FPGA 칩을 configuration을 하는 과정으로 FPGA의 구현이 끝난다.이에 대한 좀더 상세한 과정을 살펴보자면1. 초기 설계 입력 (initial design entry ... 하여 보드의 동작이 가능하다.하지만, ASIC같은 경우 회로설계의 뒷부분 즉, 웨이퍼상에 셀(게이트)가놓일 위치를 정해주고, 그 웨이퍼상에서 피지컬로 각 셀들을 메탈을 이용

리포트 | 20페이지 | 2,000원 | 등록일 2007.03.23

다운로드 장바구니
[논리회로] 논리회로설계(Combinational Logic)

=ABSimplification?NOT, AND, OR 게이트를 이용한 canonical-sop식의 단순한 실현은 세 개의 NOT게이트와7개의 3-input gate와 2개의 4-input ... Report제목 : Experiment Two과목명:논리회로 설계담 당:최재영 교수님제출일:Combinational Logic 의 소개INTRODUCTION?실습의 목적. ... 네트워크- combinational 네트워크 : 논리 게이트를 구성, 하나 또는 그 이상의 불린 함수)로 표시,거의 모든 스위칭 펑션을 나타냄.sequential 네트워크 : 지연

리포트 | 7페이지 | 1,000원 | 등록일 2005.06.01

다운로드 장바구니
[공학기술]CMOS VLSI설계의 원리4 (6~7장)

와 게이트어레이 설계: Agenda: 6. CMOS 설계방법6.4 설계방법들 6.4.1 동작 합성 6.4.2 RTL 합성 6.4.3 논리최적화(Logic Optimization ... 떨어지지만, 실행시간은 수십 배가 빠르다6. CMOS 설계방법 (6.6 설계검증도구(Design verification tools)6.6.1.3 논리수준 시뮬레이션(=특성이 잘 정의 ... . CMOS 테스트 방법테스트 게이트(gate under test ; GUT)=h h에 1(0)을 할당하기 위해 필요한 입력 벡터를 찾기 위해, (a,b,c,d,e)의 입력을 역

리포트 | 25페이지 | 2,000원 | 등록일 2007.04.02

다운로드 장바구니
[ASIC ] ASIC 디자인 흐름도

Design 게이트 수준으로 합성이 가능하도록 RTL 수준으로 설계 설계할 시스템이 논리 게이트로 구현되었을 때 동작여부 검증 4. Logic Synthesis or ... -level Design 디지털 회로의 논리게이트나 아날로그 회로를 설계하는 경우 SPICE와 같은 시뮬레이터 등을 이용하여 설계 할 수 있다.Back – end 설계 (1)1 ... 가지 2. Behavioral-level Design 설계할 시스템의 기본적인 알고리즘 검증 C, HDL 등 이용Front – end 설계 (2)3. Structural-level

리포트 | 12페이지 | 1,000원 | 등록일 2004.11.12

다운로드 장바구니
[공학]사출성형기술

의 사용량을 줄이고 사출성형 공정시간을 단축제품설계이상적인 캐비티(cavity)의 갯수와 배열 선정 Gate와 runner의 형태, 위치, 크기, 개수 선정 성형수축률을 결정 ... : Side Gate의 경우 용융 수지 선단의 속도를 일정하게 유지한다. 용융 수지의 고화 방지를 위해서 빠르게 사출한다. 런너와 같은 부분은 빠르게 사출하고 게이트에 도달하면 속도 ... diameter of holes, pitch, rib design, thickness distribution, gate Ejecting and Gas-vent Mold structure of

리포트 | 47페이지 | 5,000원 | 등록일 2005.04.27

다운로드 장바구니
[사출성형] moldflow를 이용한 사출품해석

system을 설계, 해석 해본다. 그럼으로써 생산속도를 빠르게 하고, 사용하는 에너지의 양을 줄일 수 있는 최적의 gate design을 찾고 그것을 기반으로 생산비용(cost ... Mold flow를 이용한 게이트 시스템 해석이강인 박성제1. 프로젝트의 목적실제 사출 성형품인 핸드폰의 외부 케이스를 moldflow를 통해 modeling 해보고 gating ... 는 데에 역점을 두었다. 그리고 400개 이상을 수정하여 aspect ratio를 10이하로 만드는 데에도 큰 노력을 기울였다.4. 게이트 설계 시 고려사항우리가 가장 설계시 고려

리포트 | 13페이지 | 2,000원 | 등록일 2005.02.16

다운로드 장바구니

이전10개 1 2 3 4 5 6 7 8910 다음10개

파워링크

신청하기