"전자회로설계레포트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설1 RLC BJT PSPICE 전전설2 전자회로설계실습 전전설3 floyd 기초회로실험 시립대 전전설1 FPGA jfet 바이어스 회로 op-amp-rc filter 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"전자회로설계레포트" 검색결과 161-180 / 1,432건

(A+/이론/예상결과/고찰) 아주대 전자회로실험 설계수정제안서2

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 전자회로실험교수명:조교명:분 반:학 번:성 명:설계2. CMOS ... REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치 ... 증폭단 설계-CD4007 MOS Array Pin 구성도1) 사용 부품1) CD4007 : CMOS Array ICs (3개)2) Capacitor : 0.1uF (2개)3

리포트 | 5페이지 | 1,500원 | 등록일 2021.10.24

다운로드 장바구니
판매자 표지

광운대 전자회로실험 프로젝트 레포트

전자회로실험 REPORT-전자도난경보시스템--목차-1. 개요2. 설계사양3. 관련이론4. 설계과정5. 결과 및 고찰1.개요본 프로젝트에서는 EAS System을 이용해서 마켓 ... , Detector를 이용하여 설계하고 Tag부분은 LC 회로를 통해 설계할 수 있다.2. 설계사양1) 최소 감지 거리 태그가 수신기에 5cm이내로 접근하면 감지한다.2) LED 표시 ... 하게 된다. 이제 정상상태에서는 Detctor회로가 LED를 구동하지 못하도록 설계한다.(4) Tag는 기본적으로 LTCT로 이루어진 공진회로이다. Tag 공진기가 Transponder

리포트 | 5페이지 | 2,500원 | 등록일 2021.08.17

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 설계계획서

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부FPGA ... REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치 ... 를 이용한 Up-Down Counter, Timer 설계1) 설계목표1-1. FPGA를 이용하여 00000~99999 카운터를 설계한다.(버튼을 누르면 00000을 나타내

리포트 | 3페이지 | 1,500원 | 등록일 2021.10.24

다운로드 장바구니
[2024/A+] 서울시립대_전전설3_실험1_예비

전자전기컴퓨터공학 설계 및 실험 Ⅲ[실험1. RC 회로]예비레포트날짜: 2024.03.15.학번:이름:목차Ⅰ. 서론실험 목적배경 이론Ⅱ. 실험 장비 및 실험 방법실험 순서실험 ... 는 다음과 같이 구할 수 있다.시간 상수는 다음과 같다.PSpice를 통해 출력 파형을 구한다.회로를 다음과 같이 설계한다.Simulate를 통해 출력 파형을 확인한다.초록색 ... .저항과 커패시터 값을 정한다.,-3dB bandwidth 는 다음과 같이 구할 수 있다.시간 상수는 다음과 같다.PSpice를 통해 출력 파형을 구한다.회로를 다음과 같이 설계

리포트 | 10페이지 | 1,500원 | 등록일 2025.03.10

다운로드 장바구니
판매자 표지

광운대 전자회로실험2 오디오 증폭기 Project 레포트 (A+학점 자료)

전자회로실험 REPORT-오디오 증폭기-ㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡ-목차-1. 개요2. 설계사양3. 관련이론4. 설계과정5 ... 정도에서 자유롭게 결정6)대역폭 : 20Hz - 20kHz3. 관련이론4. 설계과정먼저 설계 회로를 Spice로 구성해 봤습니다.출력전력이 최소 1W이므로이므로스마트폰의 오디오 ... 할 수 있도록 오디오 증폭기를 설계 구현하도록 한다.2. 설계사양1) 입력신호 : 스마트폰이나 스마트기기의 헤드셋 출력단자에서 나오는 음성신호를 사용함2) 전원전압 : +/-10V3

리포트 | 6페이지 | 2,500원 | 등록일 2021.08.24 | 수정일 2022.12.15

다운로드 장바구니
판매자 표지

광운대 기초전자회로실험(기전실) 예비레포트(멀티플렉서, 논리회로 간소화)(만점)

5주차 예비레포트1. 실험 제목- 논리회로의 간소화-- 멀티플렉서를 이용한 조합논리2. 실험 목적- 논리 회로의 간소화1) 무효 BCD- 코드 감지기에 대한 진리표 작성2 ... 에 대한 회로 구성 및 작동3. 실험 장비- 파워 서플라이전력을 공급하는 장치로, AC 전원을 DC 전원으로 변환해서 공급한다. 파워 서플라이는 가정용 전자체품, 컴퓨터, 통신 ... , 7404, 74151 -7400741517404[표 3-1] 7400[3], 7404[3], 74151[4] Pin Map4. 관련 이론- 카르노맵카르노맵이란 디지털 논리 회로 설계

리포트 | 10페이지 | 1,500원 | 등록일 2025.06.22

다운로드 장바구니
판매자 표지

[전자공학응용실험] 차동 증폭기 심화 실험 예비레포트

의 크기를 바꾸며 전압이득을 측정하고 CMRR을 구한다.5. References단계별로 배우는 전자회로실험Microelectric_circuit.sedra/smith6 ... 기를 구성하여, 전압 이득과 CMRR을 측정하고자 한다.2. Related theories좌측과 같은 차동증폭기 회로에서 전류원이 Ideal하다면 VCM의 변화가 출력에 영향을 주 ... 하지 않기에 Vp의 변화가 전류의 양에 영향을 주게 된다.Ideal하지 않은 전류원을 회로로 표현하면 좌측과 같다. Vp의 변화에 의해 ID1과 ID2가 변하며 VoutCM을 변화

리포트 | 5페이지 | 2,500원 | 등록일 2022.12.19

다운로드 장바구니
A+ 중앙대 아날로그및디지털회로설계실습(결과)11. 카운터 설계

을 진행해주신 조교님께 감사의 인사를 드린다.4. 참고문헌(보고서 작성에 참고한 문헌을 번호로 나열하며 본문에서 인용된 부분에 이 번호를붙인다.)1. 중앙대학교 전자전기공학부, “아날로그 및 디지털 회로 설계 실습”, pp 87-91 ... 실습 11. 카운터 설계(학생이름, 학번, 학수번호, 실험조의 번호, 실험조원의 이름, 실험날짜, 제출날짜)요약 :전자전기장비에 많이 사용되는 bandpass filter를 R ... tering 방지 회로에 대하여 학습할 수 있다.원하는 16진, 8진 카운터를 설계하여 0부터 15, 7까지 카운팅할 수 있었다. 채터링 방지회로가 없었을 때에는 원치 않

리포트 | 5페이지 | 1,000원 | 등록일 2022.09.10

다운로드 장바구니
경영학원론 1학기 출석수업 과제물

최고의 회사인 삼성전자 시스템반도체 설계팀 사례로 선택한다. 삼성전자는 2011년 제품 개발 프로세스로 제품수명주기관리(PLM)을 적용한다. PLM은 신제품 기획단계부터 프로젝트 ... 라는 수평적 호칭 등으로 인사혁신을 단행했다. 또한 불필요한 회의를 없애고 보고도 심플한 형태로 바꿨다. 시스템반도체에 필요한 반도체회로 전문인력 특히 아날로그/디지털 회로설계 분야 ... 를 선발한다. 또한 현재 설계팀과 직접적인 연관성은 없지만 2021년 4월 환경,사회,지배구조(ESG) 인재 채용도 세계적 트랜드에도 함께 하고 있다. 삼성전자 성과급제는 2010년

방송통신대 | 4페이지 | 4,000원 | 등록일 2021.07.13

다운로드 장바구니
판매자 표지

기초 회로 실험1 제6장 직류의 측정(예비레포트)

전기회로 설계 및 실험1 예비 레포트 제목: 6장 직류의 측정 제목: 제6장 직류의 측정 실험의 목적 본 실험은 회로를 직접 설계를 하여 그 해당 회로의 전류를 측정하고 저항 ... , 전류에 의해 바뀌는 전류 값을 측정하는 것이다. 이론 저항, 전압, 전류 저항은 전기회로에서 전류가 흐르는 것을 방해하는 전기적 요소이다. 즉, 자유전자가 잘 이동을 못하게 하 ... 고 그 허용 범위 내에서 저항을 조정을 할 수가 있다. 전압은 보통 단위 전하 당 일의 변화율을 말하며 단위는 [V]이다. 즉, 회로 이론에서는 한 소자와 연결되어 있는 노드

리포트 | 5페이지 | 1,500원 | 등록일 2024.06.23 | 수정일 2025.07.01

다운로드 장바구니
FPGA Board를 이용한 FSM회로의 구현 (up-counter) 예비레포트

FPGA Board를 이용한 FSM회로의 구현 (up-counter)예비레포트1. 실험 제목1) FPGA Board를 이용한 FSM회로의 구현 (up-counter)2. 실험 ... Design Suite 2014.44. 관련이론1) FPGAFPGA(Field-Programmable Gate Array)는 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함 ... 도 있다.2) Hardware Description Language (HDL)Hardware Description Language는 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터

리포트 | 5페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험5_결과

전자전기컴퓨터공학 설계 및 실험 Ⅲ[실험5. Operational Amplifier](Active-RC Filter)결과레포트날짜: 2024.04.12.학번:이름:목차Ⅰ. 서론 ... & Methods)실험 순서실험1ua741의 Pin Diagram에 맞게 +Vcc 및 -Vcc에 +15V, -15V 인가실험2조건에 맞는 회로를 설계전달함수를 통해 주파수의 크기 ... 7% 내외로 유사한 것은 회로 설계의 정확성과 구현의 신뢰성을 보여준다.실험1 : 오피앰프는 4번 핀과 7번 핀에 -15V 및 +15V와 같은 적절한 전원을 제공받아야 한다. 이

리포트 | 19페이지 | 2,000원 | 등록일 2025.03.10

다운로드 장바구니
시립대_전전설2_Velilog_예비리포트_7주차

Verilog HDL 실습 7주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date ... 목록1. 실험 목적2. 배경 이론3. 실험 코드 분석4. 참고 문헌1. 실험 목적이번 실험은 저번 시간에 이어 순차회로 (Sequential Logic Design) 를 설계해 보 ... 는 실험이고 그 중에서도 순차회로의 상태를 변화시키는 방법 중 하나인 Finite State Machine을 설계해 보는 실험이다. FSM중 Moore Machine, Mealy

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11 | 수정일 2022.04.21

다운로드 장바구니
판매자 표지

아두이노 입출력을 담당하는 GPIO(디지털, 아날로그, PWM)에 대하여 설명 하시오.

레포트를 통해 아두이노의 GPIO에 대한 기술적 개념뿐만 아니라, 직접 회로를 구성하고 제어하면서 느꼈던 감정, 현실적인 시행착오, 그리고 이 기술을 통해 무엇을 할 수 있을지 ... 은 전자회로의 가장 기본적인 신호 전달 수단이다. 켜짐(1)과 꺼짐(0), 이 두 가지 신호만으로도 꽤 많은 작업을 수행할 수 있다. 처음에는 단순히 스위치를 켜고 끄는 역할이 ... 었을 때 LED가 전혀 반응하지 않았고, 그 원인을 찾는 데만 몇 시간을 허비했던 기억이 있다. 이런 경험을 통해 단순한 '켜짐과 꺼짐'이 전자 회로에서 얼마나 중요한지 체감할 수 있

리포트 | 4페이지 | 2,000원 | 등록일 2025.08.05

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험2_예비

전자전기컴퓨터공학 설계 및 실험 Ⅲ[실험2. RLC 회로]예비레포트날짜: 2024.03.22.학번:이름:목차Ⅰ. 서론실험 목적배경 이론Ⅱ. 실험 장비 및 실험 방법실험 순서실험 ... 의 최대치 시간차, 를 측정이를 토대로, 위상차 찾기 :주파수를 변화하면서 위상 특성을 측정한 뒤 이론값과 측정 값을 비교가 되도록 RLC 회로를 설계하고 이론값과 실험값을 비교 분석 ... 장비Ⅲ. 예비보고서예비보고서1예비보고서2예비보고서3Ⅳ. 참고문헌서론 (Introduction)실험 목적RLC 회로에서 Overdamping 및 Underdamping

리포트 | 13페이지 | 1,500원 | 등록일 2025.03.10

다운로드 장바구니
판매자 표지

[전자공학응용실험] 증폭기의 주파수 응답 특성 예비레포트

. Experimental procedure- 이전 실험과 같은 방법을 이용해 원하는 전압이득이 나오도록 Vbias와 IREF를 정하여 회로를 설계한다.- 주파수 응답특성을 알아보 ... 회로실험Microelectric_circuit.sedra/smith6. Preliminary report question & Simulation results based on ... 을 때 증폭기 전압 이득과 대역폭 사이의 관계를 알아보고자 한다.2. Related theories좌측의 회로는 저번 실험과 동일한 능동 부하가 있는 공통 소오스 증폭기 회로이

리포트 | 4페이지 | 2,000원 | 등록일 2022.12.19

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 6주차

Verilog HDL 실습 6주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit ... 로) 를 설계해보는 실험이다. 순차 조합 회로 중에서도 LATCH, D FlipFlop, J-K FlipFlop, S-R FlipFlop 등의 지식을 이용해서 데이터 전송회로, 직렬입력 ... /병렬출력 회로를 설계해보고 이를 이용해서 Serial-Input/Parallel-Output BCD to Excess-3 code Converter를 설계해 볼 것이다. 저번주

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

Verilog 언어를 이용한 Sequential Logic 설계예비레포트1. 실험 제목1) Verilog 언어를 이용한 Sequential Logic 설계2. 실험 목표1 ... Suite 2014.44. 관련이론1) FPGAFPGA(Field-Programmable Gate Array)는 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자 ... ) Hardware Description Language (HDL)Hardware Description Language는 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이

리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험9_예비

전자전기컴퓨터공학 설계 및 실험 Ⅲ[실험9. CMOS Inverter]예비레포트날짜: 2024.05.16.학번:이름:목차Ⅰ. 서론실험 목적배경 이론Ⅱ. 실험 장비 및 실험 방법 ... 실험 순서실험 장비Ⅲ. 예비보고서예비보고서1예비보고서2예비보고서3Ⅳ. 참고문헌서론 (Introduction)실험 목적MOSFET 트랜지스터를 사용하여 CMOS Inverter 설계 ... 가 흐르지 않는다. PMOS의 임계 전압은 음수이다.실험 장비 및 실험 방법 (Materials & Methods)실험 순서실험 1실험 1-1회로설계NMOS의 소스에 ground

리포트 | 12페이지 | 1,500원 | 등록일 2025.03.10

다운로드 장바구니
디지털 논리회로2 설계과제

디지털 논리회로2 설계과제 레포트*** 교수님*분반 전자전기공학부321***** ***목차알고리즘 분석 및 시스템 블록 설계ASMD Chart제어기 설계DataPath 설계 ... 알고리즘 분석 및 시스템 블록 설계Start = 0 이면 초기상태에서 정지, Start = 1 이면 시스템이 동작한다.피제수(Dividend)를 Z2 , 제수(Divisor)를 A ... 을 나머지, 최종 비교의 결과가 Z2에 업데이트되며 이것을 몫이라고 한다.ASMD Chart제어기 설계에서 [S_idle, S_1, S-2] 순서로 MUX1 = [0 , 1 , 0

리포트 | 5페이지 | 2,500원 | 등록일 2021.11.17

다운로드 장바구니

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기