"분주회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

atmega128 프로젝트 stopwatch 설계 7492 7490 카운터설계 디지털 만보기 디지털시계회로 atmega128 작품 fpga 시계

판매자 표지는 다운로드시 포함되지 않습니다.

"분주회로" 검색결과 161-180 / 507건

[논리회로실험] 실험7. shifter

가 사용하는 키트의 진동수인 4MHz는 너무 빨라서 눈으로 LED의 변화를 인식하기 힘들기 때문에 임의로 진동수를 1Hz로 맞춰주는 '분주회로'를 설계하였다. 따라서 주 ... 한다.architecture 내에는 연산의 중간 과정을 저장할 reg를 선언한다. 그리고 분주회로 설계 시 clk를 count할 때 사용되는 clk_d를 선언한다.첫 번째 process ... 는 '분주회로'이다. '분주회로'는 위에서 말한 것처럼 진동수를 조절하는 회로이다. 여기서는 clk_d를 2000000번 count하는 동안은 'L'한 상태이고 다음 2000000번

리포트 | 14페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
디지털실험 - 실험 13. 비동기 계수기 예비

.- 원 리카운터는 단순히 입력펄스의 숫자를 계수하는데 사용될 뿐만 아니라 주파수분주, 시간측정, 주파수 또는 주기측정 및 공정의 제어 등 그 응용분야가 대단히 넓은 회로이 ... 를 바뀐다.이에 반해 비동기식 카운터는 첫 단의 플립플롭에 클럭신호가 인가되어, 이 첫 단 플립플롭의 출력이 다음단의 플립플롭을 트리거 시키도록 되어 있는 회로를 말하며, 클럭의 영향 ... 해야 한다.2. 실험 방법1) 의 회로를 구성하고, CLR을 low에서 high로 하고, CLK를 16번 인가하여 출력 상태를 기록하라. timing diagram을 작성하라.2

리포트 | 12페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] (실험14) 주파수 분주기 설계

《 실험14 예비 보고서 》조제출일학과/학년학번이름2) 과 의 동작을 설명하고 시뮬레이션 결과를 나타내라.① 1/2 ^{4} 분주기? 코드? 테스트벤치 시뮬레이션5② 기타 비율 ... 주파수 분주기? 코드? 테스트벤치 시뮬레이션《 실험14 결과 보고서 》조제출일학과/학년학번이름실험 (1) 27MHz -> 1Hz로 주파수를 분주하는 코드 및 DE2 보드 구현? 코드(선언부)? 코드(1/27 분주)5? 코드(1/10 ^{6} 분주)

리포트 | 4페이지 | 2,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니
논리 설계 및 실험, 부산대학교, 논리 설계 텀프로젝트, 디지털 시계 설계 (예비,결과 보고서 및 PPT 포함)

)이 포함되어있고,디지털 시계의 모든 모듈이 저장되어있습니다.분주회로, 카운터, MUX, DEMUX, 7세그먼트 디코더, 세계시간, 스톱워치, 타이머, 레지스터 등등이 모두 모듈 ... 에 모든 모듈의 회로도와 상세설명이 작성되어있어, 5000원이 아깝지 않을 정도로 좋은 자료입니다. 이프로그램은 2014년에 작성되어 이번에 처음 올라오는 자료이니, 중복 걱정 안하셔도 될듯합니다..플로리안 R7으로 작성되었습니다.

리포트 | 10,000원 | 등록일 2014.12.22 | 수정일 2016.02.10

다운로드 장바구니
논리회로실험 2014 Digital clock

1. Purpose 1) 4MHz의 오실레이터 clock을 분주하여, 시, 분, 초를 나타내는 디지털 시계를 설계한다.2) RoV-Lab 3000을 이용하여 회로 설계를 검증 ... 한다.2. Background이번 실험은 4MHz의 오실레이터 clock을 분주하여, 디지털 시계를 설계하고 RoV-Lab 3000을 이용하여 설계한 회로를 검증하는 것이 목적이

리포트 | 11페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
[논리회로실험] 실험8. counter

한다. 그리고 분주회로 설계 시 clk를 count할 때 사용되는 clk_d를 선언한다.첫 번째 process는 '분주회로'이다. '분주회로'는 위에서 말한 것처럼 진동수를 조절 ... 과 목 : 논리회로설계실험과 제 명 : Binary/gray counter 설계담당교수 : 김종태 교수님학 과 :학 년 : 3학 번 :이 름 :제 출 일 : 2013.05.21 ... 에 설계할 회로는 'Counter'이다. 이번 'Counter'는 'Binary/gray Counter'이다. 각각의 'Counter'는 모드 설정을 통해 정해주게 된다. 모드

리포트 | 17페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
[Flowrian] 50 to 1 Frequency Divider (TTL 7456)의 Verilog 설계 및 시뮬레이션 검증

- TTL 7456 회로는 입력된 클럭을 대 로 분주하는 주파수 분주기 회로로서 내부에 구현된 3개 카운터의 연결을 조합하면 여러 가지 비율의 주파수 분주를 구현할 수 있다. ... - TTL 7456 회로에는 아래 그림과 같이 두 개의 5진 카운터와 하나의 2진 카운터가 포함되어 있다. 첫번째 5진 카운터는 독립된 회로로 구현되어 있지만 두 번째 5진 카운터

리포트 | 13페이지 | 1,000원 | 등록일 2014.04.24

다운로드 장바구니
논리회로설계실험 프로젝트 7 segment 스탑워치

주파수로 분주하는 회로. 낮은 주파수의 클럭이 생성 되며 클럭의 주기는 길어진다.(6) chattering/debouncingchattering 이란 전자 회로 내의 스위치 ... 논리회로설계 설계 보고서 #21. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.7segment에 표시되는 스탑워치를 설계 ... 어야 하는 단점이 있다.십진수를 이진수로 나타내기 위해서는 나눗셈을 시행하는 복잡한 회로가 요구되기 때문에, BCD코드는 10진 출력을 요하는 회로나, 마이크로프로세서에 주로 사용

리포트 | 15페이지 | 3,000원 | 등록일 2015.04.17 | 수정일 2016.03.26

다운로드 장바구니
논리회로실험 - 제 6장 VDHL의 순차회로 중 shift를 설계 결과보고서

쉬프트와 같음6)DIP Switch를 통한 Shift Register Control7)분주회로-LED의 움직임을 눈으로 확인하기 위하여 클럭을 1Hz로 분주-트레이닝 키트에 있는 4 ... 과 목 : 논리회로설계과 제 명 : 결과보고서 6담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 151 ... . IntroductionVDHL의 순차회로 설계에서 Latch vs. Flip-Flop(FF), DFF, Synchronous reset vs. Asynchronous reset, Signal

리포트 | 15페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
마이크로프로세서(ATMega128)실험 AD컨버터로 광센서 읽기

가 발생한다. 이를 아날로그 멀티플렉서라 한다.- 아날로그 멀티플렉서(Analog multiplexer) : 몇 개의 아날로그 입력 가운데서 하나를 선택하여 출력하는 선택회로를 말 ... 한다. (선택된 아날로그 입력 전압은 AD 변환이 종료될 때까지의 시간, 전압을 일정하게 유지해야 하는데 이는 A/D 컨버터 앞단의 샘플/홀드 회로를 통해 수행된다.)→ ATmega ... : ADPS2~0 (ADC Prescaler Select Bit): A/D 컨버터의 프리스케일러 선택하여 ADC 모듈에 인가되는 클록의 분주비를 선택한다.ADPS2ADPS1

리포트 | 8페이지 | 1,000원 | 등록일 2016.02.15

다운로드 장바구니
[디지털회로실험] 중간 프로젝트(Mid-Term Project) 가위바위보 게임 제작

《 디지털 회로 실험 》Mid-Term Project 최종 보고서? 가위바위보 게임 제작 ?조제출일학과/학년학번이름2014. 04. 22◎ 목차■ 설계 specification ... 및 제한 사항■ 쿼터스 회로 설계 및 시뮬레이션 확인■ 브레드 보드 제작■ 사용 부품 리스트 및 가격 책정■ 보완점■ 설계 specification 및 제한 사항? 반드시 3개 ... 기능 등) 추가할 것.? 가격 제한 13,000원 이하.? 회로 내에 오실레이터 발진기 반드시 사용할 것(function generator의 클럭 이용 못 함).■ 쿼터스 회로 설계

리포트 | 11페이지 | 4,000원 | 등록일 2014.10.21

다운로드 장바구니
디지털회로 [ 주파수 분주기 _ 사전 ]

최종적으로 1/24 배한 클럭 신호를 얻을 수 있다.2. 기타 주파수 분주기? 회로에서 임의의 주파수를 분주할 필요가 있을 경우에는 필요한 동작을 수행해야한다. 분주하고자 하 ... 10. 주파수 분주기-사전 보고서-제출일실험조이름07-11-10? 실험목적이번 실험의 목적은 Verilog HDL을 사용한 회로 설계 방법과, Quartus, FPGA 사용법 ... 을 익혀 7-세그먼트 및 각종 카운터를 설계, 동작해보는 것이다.? 이론1. 2n 배 주파수 분주기? 주파수 분주기는 입력되는 주파수 신호 fi 을 입력받아 아래와 같은 출력을 내보내

리포트 | 3페이지 | 1,000원 | 등록일 2008.04.09

다운로드 장바구니
<<AVR ATmega128을 이용한 LED실험 해석>>avr atmega128,led실험,led점멸,led 시프트,쉬프트,pwm led 밝기조절,광량조절, 소스코드, 회로도

['[ AVR ATmega128을 이용한 LED실험 해석] + 회로도, 소스코드, 동작원리' 본문 내용 中 발췌]// LED 실험 4 - PWM을 이용한 LED 밝기조절 ... 변수 선언TCCR0=0x65; //PC PWM Mode, 분주비 128 //상향카운터에서 OCR0과 같으면 OC0 = 0 //하향카운터

리포트 | 16페이지 | 4,000원 | 등록일 2015.05.07 | 수정일 2017.04.20

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Pre

– Part 11kHz의 internal clock을 분주하여 100Hz의 clock을 만드는 부분이다.만들어진 100Hz clock은 LCD를 setting하거나, count ... watch가 잘 작동함을 확인할 수 있다.ReferenceDatasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
<<AVR 스탑워치 만들기>>AVR스탑워치,초시계,디지털초시계,atmega128,회로도,소스코드,동작원리,스톱워치,타이머카운터,세그먼트,segment,타이머

['[AVR 스탑워치 만들기] + 회로도, 소스코드, 동작원리' 본문 내용 中 발췌]Ⅰ. 목 표 AVR ATmega128을 이용하여 스탑워치(Stop Watch)를 구현해본다 ... 16 bit인 Timer/Counter 1 를 CTC 모드로 사용하였다. 그리고 프리스케일러의 분주비는 256, OCR1A 의 값은 624이므로 계산은 다음과 같다.

리포트 | 11페이지 | 4,000원 | 등록일 2015.10.25 | 수정일 2017.04.20

다운로드 장바구니
순차회로 설계 - 카운터 결과보고서

과 목 : 논리회로설계실험과 제 명 : 순차회로 설계 - 카운터담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 22논리 ... 회로설계 실험 결과보고서 #8실험 8. 순차회로 설계 - 카운터1. 실험 목표- 카운터의 종류와 각각의 기능에 대해서 이해를 하고, 이해한 내용을 바탕으로 VHDL 코딩 실습을 한다 ... / ( 2 × 106 )으로 분주해야 하므로 클럭 분주 신호 cnt의 값을 106-1=999999로 설정하였다.(2) 출력 결과- 0.5초 주기로(2Hz) 7 segment에 0

리포트 | 6페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
논리회로실험 - 제 10장 KIT의 출력방식 중 하나인 7-segment를 통하여 디지털 시계를 설계 결과보고서

1. IntroductionVHDL의 순차 논리 회로 설계에서 KIT의 출력방식 중 하나인 7-segment를 통하여 디지털 시계를 설계해보고 이를 Training Kit에 검증 ... 은 VHDL의 순차 논리 회로 설계에서 KIT의 출력방식 중 하나인 7-segment를 통하여 디지털 시계를 설계해보고 이를 Training Kit에 검증해보는 실험이었다. 7-s ... egment에 대해서 이해해보았고, 이를 출력으로 이용하여 디지털 시계를 설계해보았다. 초와 분, 시를 이용하여 시계를 표시했는데, 여기서 주의해야할 점은 4MHz 클럭을 분주하여 사용

리포트 | 32페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
AI 병원경영에 미치는 영향

으며, 챗봇, 헬스케어, 홈허브 등 적용 분야를 찾아 분주하게 노력하고 있다.특히 왓슨은 의학연구부분을 시작으로 데이터서버, 로봇 등 다양한 분야에 적용을 하고 있으며, 마이크로 ... 이 일정 계획이나 기획, 감시나 감사, 내부 교육, 진단 및 검출, 예측 및 상황적 대응 등에 더욱 혁신적인 방식으로 응용될 수 있음을 알 수 있다.인공지능의 신경회로망을 활용

리포트 | 6페이지 | 1,500원 | 등록일 2019.10.10

다운로드 장바구니
기초 전자 회로 실험 45장 플립플롭 예비레포트

전자회로실험 45장 예비레포트 (디지털 IC : 플립-플롭)실험목적1. NOR 게이트를 이용하여 RS 플립-플롭을 구성한다.2. D 플립-플롭의 동작을 관찰한다.3. T 플립-플 ... 기 때문에 비활성상태로 불린다.R이 낮은 값, S가 높은 값이면 회로는 출력 Q를 높은 상태로 세트시키며, 반대로 R이 높은 값, S가 낮은 값이면 출력 Q는 낮은 값으로 리셋 된다 ... 45-1에 보인 것처럼, 낮은 R과 낮은 S는 비활성상태를 만들며, 이 상태에서 회로는 저장하거나 기억을 한다. 낮은 R과 높은 S는 세트상태를 표현하며, 높은 R과 낮은 S

리포트 | 7페이지 | 2,000원 | 등록일 2016.11.25 | 수정일 2016.12.28

다운로드 장바구니
디지털회로응용설계(자동차과속경보장치)

- 계수결과 래치 회로 - 표시기 회로 - 주파수 분주회로 , 비교기회로 및 경보음 발생회로 [3] 결과 - 주파수에 따른 신호 변화 및 경고음 - 배치도 , 배선도 및 완성품[1 ... - 자동차 입력신호의 한 주기 동안 증배 주파수가 288 개 출력 되도록 설계한 회로 미분회로 , 플리플롭 , 타이머 555, 클럭 분주 회로로 구성 # 계수 구간 신호 발생회로 ... 에 대한 이론과 결과 ( 주파수 분주회로 , 비교기회로 및 경보음 발생회로 )[3] 결과 ( 주파수에 따른 신호 변화와 경고음 ) TTL=20Hz 57.60 km/h TTL=22Hz

리포트 | 31페이지 | 3,000원 | 등록일 2014.01.07 | 수정일 2014.11.05

다운로드 장바구니

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기