"디지털회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 아날로그 verilog 게임 실험12 멀티플렉서 전기회로 텀 프로젝트 RS 래치 동작원리 전자회로실험 rlc 직렬공진 회로 LPF와 HPF 설계 결과

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로실험" 검색결과 161-180 / 8,866건

판매자 표지

디지털 논리회로 - 이론 및 실험 (생능출판 김종현), 1장 연습문제

리포트 | 4페이지 | 2,000원 | 등록일 2022.10.08

다운로드 장바구니
판매자 표지

디지털 논리회로 - 이론 및 실험 (생능출판 김종현), 2장 연습문제

리포트 | 12페이지 | 2,000원 | 등록일 2022.10.08

다운로드 장바구니
디지털 논리회로 실험 2주차 기본 논리 게이트 (NAND, NOR, XOR Gate) 결과보고서

디지털 논리회로 설계 및 실험결과보고서주제 : NAND, NOR, XOR GATE 및 응용소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자 ... 실험ABX001011101110(1) [그림 1]과 같이 회로를 결선한 후 NAND 게이트의 진리표를 그려보시오.[그림 1]이번 실험은 NAND 게이트의 특성을 알아보는 실험이 ... 이 나온다.사진 1. 4.1.1 실험 회로ABX001010100110(2) [그림 2]와 같이 회로를 결선한 후 NOR 게이트의 진리표를 그려보시오.[그림 2]이번 실험은 NOR

리포트 | 11페이지 | 2,000원 | 등록일 2022.04.21

다운로드 장바구니
서강대학교 디지털논리회로실험 9주차 - Memory Devices and dot/key-matrix interfaces

1. 실험 목적ROM, RAM과 같은 기본적인 메모리 소자들의 동작 원리와 활용 방법을 이해하고, 이 중 ROM을 이용해 임의의 기능을 수행할 수 있는 combinationmal

리포트 | 22페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 디지털IC 개요, 조합논리회로 실험결과보고서

한 쉬운 모델 로 설계가 용이하기에 아날로그보다 디지털을 이용하여 대부분의 설계가 이루어짐을 알 수 있다.  회로의 종류 - 논리회로 : 논리 게이트를 이용하여 구성된 회로이다. ...  아날로그와 디지털의 가장 큰 차이점 아날로그는 연속적인 값이지만 디지털은 불연속적인 값이다. 따라서 디지털은 아날로그에 비해 장점이 많다. 특히 논리적이고, 계산이 가능 ... - 조합논리회로 : 오로지 입력에 의해서만 출력이 결정되며 따로 메모리를 갖고 있지 않은 회로이다. - 순차논리회로 : 입력과 현재의 상태에 의해 출력이 결정되며 조합논리회로와 달리

리포트 | 11페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
디지털 논리회로 실험 2주차 기본 논리 게이트 (NAND, NOR, XOR Gate) 예비보고서

디지털 논리회로 설계 및 실험예비보고서주제 : 기본 논리 게이트 (NAND, NOR, XOR Gate)소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교 ... 가는 이론적인 실험 결과4.1 기본 실험(1) [그림 1]과 같이 회로를 결선한 후 NAND 게이트의 진리표를 그려보시오.ABX001011101110[그림 1]VCC와 GND ... ) NAND 게이트를 두 개 사용하여 AND 게이트를 구현하시오. 즉, �� 梡℃� 의 회로를 구현하시오. 실험을 통해 이를 확인하고 아래 표에 그 결과를 기록하시오.ABX

리포트 | 13페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 프로젝트 3단계 보고서 (A+자료)

디지털논리회로실험 프로젝트 보고서 – 가위바위보 게임(3단계)1. Block Diagram모듈들을 모두 연결한 Project 파일의 schematic일단 모듈들의 enable ... 하게끔 구현한 것을 보여준다.3. 동작 결과 및 설명전체적인 동작을 확인해보자.일단 전체적인 회로 구성은 위 사진과 같다. Idle 상태이기에, 4-digit display는 ‘-- ... 의 제어 하에, state에 따라 특정한 동작을 수행하게 된다.이 회로 안에서 다루어야 할 데이터는 가위(S), 바위(R), 보(P), 안 눌림(no_press), 다른 키 눌림

리포트 | 26페이지 | 3,000원 | 등록일 2022.09.18

다운로드 장바구니
(기초회로 및 디지털실험) 4비트 전감가산기 설계 [4 bit adder-subtractor]

디지털실험설계 02.실험제목 : 4비트 전감가산기 설계 [4 bit adder-subtractor]Ⅰ 설계과정4비트 전가산기와 전감산기의 원리를 이해한다.조건 : TTL IC ... (SN7400, SN7404, SN7408, SN7432, SN7486)를 이용하여 구현한다.Ⅱ 설계이론반가산기(half adder) 회로는 2진수 덧셈에서 맨 오른쪽 자리를 계산 ... 할 때 사용할 수 있도록 만든 회로로, 2개의 비트 A와 B를 더해 합 S와 자리올림 Cout를 출력하는 조합회로이고, 전가산기(full adder)란 2개의 비트 A, B와 밑자리

리포트 | 5페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16

다운로드 장바구니
판매자 표지

홍익대_디지털논리회로실험_1주차 예비보고서_A+(분반 보고서점수 1등)

디지털 논리실험 및 설계 1주차 예비보고서실험 준비1.1 AND 게이트7408의 datasheet를 읽는 법을 간단하게 서술하고 기본 실험 (1)의 회로를 어떻게 결선하여야 하 ... 이 나온다. 7번 pin은 Gnd, 14번 pin은 Vcc이다.-기본 실험(1)의 회로를 구성하는 방법-A 스위치를 1번 핀에 연결, B 스위치를 2번 핀에 연결, 3번 핀과 X ... 다. VCC에서 GND로 어떠한 구성 요소 없이 바로 전류가 흐르기 때문에 과열될 수 있고 화재나 폭발 가능성이 있다..1.3 기본 실험 (4)의 회로를 구현하시오.1.4 응용

리포트 | 5페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
광운대학교 전기공학실험 M2. 아날로그 및 디지털 기초 회로 응용 결과레포트 [참고용]

1. 실험 명M2. 아날로그 및 디지털 기초 회로 응용2. 실험 개요앞서서 진행했던 아날로그 및 디지털 기초 회로의 동작을 아두이노를 이용해 되풀이하고 패키지 소자들을 이용 ... 하여 하드웨어 수작업으로 구현했던 회로와 비교했을 때 어떤 부분에서 프로그램으로 대체가능한 지 검증 및 이해한다.3. 실험결과3-1. KCL, KVL 현상 확인 (회로 내 모든 저항 ... 은 330Ω으로 통일)구성한 회로 만능기판 구성 회로V1 노드 전압 V2 노드 전압V3 노드 전압 저항 측정방법실험설계 내용: 만능기판에 위 그림과 같은 회로를 구성하고, 회로

리포트 | 8페이지 | 1,500원 | 등록일 2024.01.02

다운로드 장바구니
광운대학교 전기공학실험 M2. 아날로그 및 디지털 기초 회로 응용 예비레포트 [참고용]

1. 실험 명M2. 아날로그 및 디지털 기초 회로 응용2. 실험 개요앞서서 진행했던 아날로그 및 디지털 기초 회로의 동작을 아두이노를 이용해 되풀이하고 패키지 소자들을 이용 ... 우노 보드, 브레드보드, 전선, 저항, 스위치, LED, 디지털테스터,AND, XOR, OR게이트5. 예비보고서 문제 풀이1. 직류회로에서의 측정 실험의 그림2 회로의 저항 양단 ... 논리연산자의 연산 법칙을 이용해 최대한 간단히 정리하시오.6. 실험순서6-1. KCL, KVL 현상 확인[아두이노 활용, KCL, KVL 확인 회로 구성]구성할 회로[ 측정값

리포트 | 8페이지 | 1,500원 | 등록일 2024.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 4주차 - Multiplexers, Three-state devices and Exclusive-OR

● MultiplexerMultiplexer는 여러 입력신호 중 하나를 선택해 단일 출력신호로 내보내는 회로로서 간단하게 MUX라고 하기도 한다.3. 결과 분석1) STEP 1~2이 실험은 Three ... 1. 실험 목적Multiplexer, Three-state, 그리고 Exclusive-OR gate의 동작원리와 활용방법을 이해한다.2. 실험 이론 ... -state device의 성질, 그리고 동작을 확인하기 위한 실험으로써, 두 입력 신호를 각각 Three-state buffer의 입력에 연결했고, 오실로스코프를 이용해 출력신호

리포트 | 21페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 2주차 보고서 (A+자료) - Logic Gates, FPGA

디지털논리회로실험 2주차 실험 보고서목적- TTL logic gates의 동작 방법을 익히고, Logic level과 noise margins, fanout에 대해 이해한다. ... 해 디지털 논리 회로를 구현할 수 있다.이렇게 truth table을 통해 기본적인 논리 함수들의 입, 출력 값을 확인할 수 있다.2.2 Transistor-Transistor ... Logic: TTL논리 회로 소자에는 TTL과 CMOS가 있는데, 이번 실험에서는 TTL을 이용한다. TTL 논리회로에서는 입력과 출력 전류, 전압에 대한 기준이 있다. 먼저 전압에 대

리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display

디지털논리회로실험 8주차 실험 보고서목적-Shift registers의 구조와 동작원리를 이해한다.-Multiplier 설계를 통해 shift register의 활용방법을 익힌다 ... .-4-digit 4-segment display의 구동원리를 이해하고 활용을 위한 회로를 설계한다.이론2-1. Shift registersshift register는 flip ... 으로 입low로, 한 후, 해당 digit의 A~DP 신호를 선택하여 입력시켜주면 된다. clock의 주기가 매우 짧다면 시각의 잔상효과에 의해 계속 켜진 것처럼 보이게 될 것이다.실험

리포트 | 33페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리설계실험,디지털 IC 개요, 조합논리회로,Combinational Logic Circuit

Chapter 1. 실험 목적디지털 IC 개요 알 수 있고, 조합논리회로를 활용하여 카르노 맵을 이해할 수 있다.Chapter 2. 관련 이론1. 디지털 IC아날로그 회로는 연속 ... 적인 범위의 전압을 입출력하며, 논리 게이트와 같은 디지털 회로는 0과 1을 나타내기 위해 이산적인 범위의 전압으로 제한한다.예를 들어 전선의 전압, 진동하는 신호의 주파수, 또는 ... 는 이진 표현방법을 사용한다. 0과 1의 값을 가지는 2진 변수를 사용하는 디지털 회로를 중점적으로 다룬다. 조지 부울은 부울 논리라고 하는 2진변수에 대한 논리 연산 체계를 개발

리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 6주차 결과레포트 (A+자료) - Flip-flop, Registers

디지털논리회로실험 6주차 실험 보고서목적- Flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다.*SR-, D-, JK- flip-flop*setup time과 hold ... circuit은 현재의 입력 뿐만 아니라, 이전의 입-출력에 의해 만들어진 현재의 state에 의해서도 출력이 결정되는 회로이다. Sequential 회로는 Latch와 Flip ... 별로 저장하기도 한다.실험결과STEP 3:그림3-1 – SR latch그림3-1처럼 NOR로 구성된 SR latch를 구현한다. 그 후 BTN_0와 BTN_1의 조합과 출력의 이전 상태

리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display

디지털논리회로실험 3주차 실험 보고서목적- 일반적인 binary decoder와 encoder의 동작 원리를 이해한다.- 7-segment decoder의 동작원리를 이해한다. ... 는 DIO0, Y는 DIO1, Z는 DIO2이고 F는 DIO4이다.이 회로를 FPGA를 통해 구현한 후, Digital Reader를 통해 출력값을 읽어보면그림26측정한 출력값을 토대 ... 로 다yDAQ에 연결하였다.그림33그림34 – 좌상단부터 00, 01, 10, 11Digital Writer를 이용해 DIO0와 DIO1에 디지털값을 입력해주었더니,표7의 진리표에 맞

리포트 | 34페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 7주차 결과레포트 (A+자료) - Counter, State Machine, State Diagram

디지털논리회로실험 7주차 실험 보고서목적- Counter의 구조와 동작 원리를 이해한다. (비동기/동기 counters)- State machine을 분석하고 설계할 수 있 ... equation도 작성한다.작성된 equation을 combinational circuit을 구현하듯, 회로에 구현하기만 하면 state machine이 완성된다.실험결과STEP 1 ... 하는 순차 논리회로이다. 일반적으로 000->001->…->111->000과 같이 n-bit 숫자가 증가/감소하는 기능을 수행한다. counter는 여러 개의 flip-flop

리포트 | 28페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 9주차 결과레포트 (A+자료) - ROM, RAM, Dot matrix, key matrix

디지털논리회로실험 9주차 실험 보고서목적- 메모리 소자들(ROM, RAM)의 동작 원리와 활용 방법을 이해한다.- Address decoding의 개념과 구현 방법을 이해한다. ... LED들이 계속 켜진 것처럼 보이게 되는 것이다.실험결과STEP 1:그림1-1 4x4KeyScan의 block diagram그림1-1을 이용하여, key matrix의 16개 ... 의 스위치에 해당하는 숫자를 7-segment display에 표시하는 회로를 구현하고자 한다.Cmod S6가 제공하는 기본 CLK의 주파수는 8MHz로 알려져 있다. 하지만 이

리포트 | 35페이지 | 3,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 4주차 결과레포트 (A+자료) - Multiplexer, Tri-State, Exclusive-OR gate

디지털논리회로실험 4주차 실험 보고서목적-Multiplexer의 동작원리와 활용방법을 이해한다.-Three-state 소자의 동작원리와 활용방법을 이해한다.-Exclusive ... -OR gate의 동작원리와 활용방법을 이해한다.이론2.1 MultiplexersMultiplexer(MUX)는 n개의 입력으로부터 한 개를 선택해서 출력과 연결해주는 digital ... 는(RMS) 약 600mV에서 1.7V를 왔다갔다하는 모습을 보였다. 그리고 마치 사인파와 같은 형태를 보였다. 이는 lab2 실험의 step6 실험에서 보았듯이, 아무것도 연결

리포트 | 35페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기