"저항커패시터"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 rlc 직렬공진 회로 전자회로 공통이미터증폭기 rlc 임피던스 합격작 다단증폭기 설계 적분기 및 미분기 아날로그및 건국대 rlc 병렬

판매자 표지는 다운로드시 포함되지 않습니다.

"저항커패시터" 검색결과 1,721-1,740 / 6,538건

판매자 표지

[A+결과보고서] 실습 4. 신호발생기

하였다. R2/R1이 2보다 작을 경우 gain이 3보다 작아져 1이 되어 saturation이 발생하는 것을 확인하였다. 이를 통해 발진 주파수를 저항과 커패시터를 통해 조정할 수 ... 을 공급하시오.그림 4-1에 주어진 Wien bridge 발진기는 과 같다. 과 같은 회로를 구성하기 위해 가변저항들의 값들을 조정하였다. 주어진 가변 저항이 10kΩ이었기 때문 ... 에 기존 계획했던 10kΩ, 20kΩ 저항 값들을 각각 수정해주었다. 가변 저항의 특성상 저항 설정에서 오차가 발생하기 때문에 해당 오차를 최소한으로 감소시키기 위해 5kΩ, 10kΩ

리포트 | 13페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
5. 전압 제어 발전기 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

저항 10kΩ, 1/2W, 5%1개저항 20kΩ, 1/2W, 5%3개커패시터 10nF, ceramic disk1개BJT 2N3904(NPN)1개IC UA741 Op amp2개사용장비 ... Controlled Oscillator)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인한다.부품저항 100Ω, 1/2W, 5%3개저항 5.1kΩ, 1/2W, 5%1개

리포트 | 13페이지 | 1,000원 | 등록일 2022.09.06

다운로드 장바구니
판매자 표지

Common Emitter Amplifier 설계 예비보고서

.1} over {0.104-0.0104} =43.803㏀R _{i`n} =R _{1}(G) 모든 커패시터의 용량을 10㎌로 하고 지금까지 구한 저항 값을 사용한 CE ... 이고 amplifier gain(v _{o} /v _{i`n})이 -100V/V이며 emitter 저항 사용한 Common Emitter Amplifier를 설계, 구현, 측정 ... Transistor2N3904 TO-92(Fairchild) : LM741CN 2개가변저항 100㏀ 1/4W 5개가변저항 500Ω 1/4W 2개Capacitor 10㎌ 3개3

리포트 | 6페이지 | 1,000원 | 등록일 2023.01.21

다운로드 장바구니
판매자 표지

기초전자회로실험 (전체리포트)

을 학습한다.2. principle2.1 저항소자전류의 흐름을 억제하는 소자로 저항값을 표시할 때 일반적으로 4색의 컬러 코드로 값을 표시한다. 저항을 읽는 법은 앞에서부터 1 ... 숫자, 2 숫자이고 다음 3번째 컬러는 승수이고 마지막은 오차이다.① 저항의 병렬과 직렬 연결소자에 같은 전류가 흐른다면 직렬 연결이라 하고 등가 저항을 구할 때는 R1+R2 ... 로 구한다. 반대로 소자에 다른 전류가 흐른다면 병렬 연결이라 하고 등가 저항을 구할 때는 각각의 저항의 역수를 더해준 후 다시 역수를 취하는 방식으로 1/(1/R1+1/R2)로 구한다

리포트 | 67페이지 | 6,000원 | 등록일 2024.07.17

다운로드 장바구니
Common Emitter Amplifier 설계 결과보고서

) Function generator를 제외한 1차 설계 회로를 가능한 한 그림 1과 거의 같은 배치로 breadboard에 구현한다. 커패시터는 10 uF을 사용하며 극성에 주의 ... 에 정리하여 제출한다. Transistor를 교체하여 같은 실험을 반복하고 표에 기록한다.(D) 가변저항 RE를 조정하면서 출력전압의 변화를 관찰하고 그 이유를 수식을 사용하여 설명 ... gain이 줄어든다.반대로 가변저항R _{E}를 낮추면 출력에 대한 Vpp가 높아짐을 확인할 수 있었다.이는 Overall voltage gain의 감소함을 의미한다.(E

리포트 | 4페이지 | 1,000원 | 등록일 2021.06.18

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 3 정전압 회로와 리미터)

- DC 파워 서플라이- 디지털 멀티미터- 오실로스코프- 함수 발생기- 1N4004(1개)- 1N4728(1개)- 저항- 커패시터3 배경 이론PN 접합 다이오드를 이용한 전압 ... 을 만족해야 한다.[그림 3-1]은 PN 접합 다이오드를 사용한 전압 레귤레이터 회로이다. 입력 전압이 변하거나, 부하 저항이 달라져 부하 전류가 변하더라도 출력 전압의 변화 ... 의 조각적 선형 모델을 이용하여 [그림 3-2]와 같은 등가 회로를 그릴 수 있다.[그림 3-2] PN 접합 다이오드를 이용한 전압 레귤레이터의 등가회로[그림 3-2]에서 부하 저항

리포트 | 19페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

A+ 2022 중앙대학교 전자회로설계실습 예비보고서 7 Common Emitter Amplifier의 주파수 특성

그림 1 Common Emitter Amplifier with emitter resistance(A) 이전 실험의 2차 설계 결과 회로(Ri 추가)에 대하여 모든 커패시터의 용량 ... frequency : 249.113 [MHz]3.2 주파수특성에 대한 RE와 커패시터의 영향(A) RE를 +10%, -10%로 변경하고 20 mVpp 사인파를 입력하였을 때 10 ... generator의 출력단자에 부하 RL =50 Ω을 연결했을 때 이 저항에 걸리는 전압의 peak-to-peak 값이며 function generator의 내부에서는 그 두 배의 전압이 발생되고 있음을 명심하라!

리포트 | 8페이지 | 1,000원 | 등록일 2023.02.25

다운로드 장바구니
전자회로실험) ch.14 캐스코드증폭기 예비보고서

. 장비 및 기기dc파워서플라이디지털 멀티미터오실로스코프함수 발생기저항커패시터2n70005. 실험절차(1) 실험회로 1에서 VDD 값을 12V, vsig 값을 0V, VGG 값 ... 이론캐스코딩은 공통 소스 증폭 트랜지스터의 출력에 전류 버퍼링을 제공하기 위해 공통게이트에 연결된 트랜지스터를 사용하는 것을 의미한다. 캐스코드 구조는 증폭기의 출력저항을 증가 ... 시키기 위해서 가장 널리 사용되는 방법 중 하나이다. 이전에 공부한 common-gate 증폭기의 특성으로부터 캐스코드 전류를 출력마디로 전달하는 반면, 계수 K를 소스저항에 곱해주

리포트 | 10페이지 | 2,000원 | 등록일 2021.10.26

다운로드 장바구니
Thermal Process, 열공정, 반도체 공정 정리 레포트

폴리실리콘은 1970년대 중반 IC 산업에서 실리콘 도핑 공정으로 이온 주입이 도입된 이후 게이트 재료로 널리 사용되고 있다. 또한 DRAM 칩에서 컨택 플러그 및 커패시터 전극 ... 으로 널리 사용된다.첫번째 폴리는 게이트 전극 및 워드라인을 형성하고, 저항을 감소시키기 위해 상부에 텅스텐을 갖는다. 두번째 폴리는 S/D와 비트라인 사이의 접촉 및 S/D ... 와 스토리지 커패시터 사이의 접촉을 위한 랜딩 패드를 제공하는 플러그를 형성한다. 세번째 폴리는 랜딩 패드 폴리와 스토리지 커패시터들 사이에 컨택 플러그들을 형성한다. 네번째 폴리

리포트 | 25페이지 | 2,500원 | 등록일 2021.02.09

다운로드 장바구니
중앙대 전자회로설계실습 (예비) 6. Common Emitter Amplifier 설계 A+

.2)/0.1m=78kΩ  =4.2/(0.1m-0.01m)=46.67kΩ(G) 모든 커패시터의 용량을 10 uF으로 하고 지금까지 구한 저항 값을 사용한 CE증폭기에 100 ... 전자회로설계실습 예비보고서(6. Common Emitter Amplifier 설계)제출일 :3. 설계실습 계획서3.1 Emitter 저항을 삽입한 Common Emitter ... 회로와 같이 emitter저항을 사용한 Common Emitter Amplifier에서 Rsig= 50 Ω, RL = 5 kΩ, VCC = 12 V인 경우, β=100인 BJT

리포트 | 7페이지 | 2,500원 | 등록일 2022.04.09

다운로드 장바구니
판매자 표지

중앙대학교 전자회로설계실습 예비보고서2

• Variable Resistor(가변저항) 20kΩ, 1/2 W: 2개• 점퍼선: 다수• 스위치: 1개• Bread Board:1개3. 설계실습 계획서3.1 Offset Voltage ... 에 해당하며 두 단자에 10kΩ의 가변저항을 연결시켜 Offset Voltage가 최소화되도록 조절하여 실험을 진행한다.3.1.4 Slew Rate 측정방법Op Amp의 slew를 최소 ... 주파수를 낮추는 방법과 입력 전압을 낮추는 방법이 생각된다.3.2 Integrator3.2.1 Integrator 설계(A) 입력저항이 530Ω이며, 4Vpp (-2V~2V

리포트 | 12페이지 | 2,000원 | 등록일 2024.03.10

다운로드 장바구니
울산대학교 디지털실험결과22 디지털 논리회로의 전압특성과 지연시간

0.047μF 4.05μs 1.5μs c 1μF 60μs 20μs 표 22-6 부하 커패시터의 변화에 따른 지연시간 측정 2. 검토 및 토의 이번 실험의 목적은 2진수를 전압 ... 기 힘들어 접지의 길이를 짧게 사용하기도 하였으며, 내부 저항의 오차 등이 발생하였고, 게이트 전력손실에 관한 오차가 되겠다. Fan-Out 실험은 출력전압 변화와 시간차를 측정

리포트 | 2페이지 | 2,000원 | 등록일 2021.03.20

다운로드 장바구니
판매자 표지

전자회로설계실습 5번 결과보고서

다. Cutoff 영역에서는 Drain과 Source가 끊어진 상태로 동작하는 반면에 Triode 영역에서는 Drain과 Source가 연결되어 그 사이의 저항이 대단히 작아지 ... 1011.7617.6%소비전력98.9mW98.486mW0.41%Risetime-1.5us-Falltime-560us-사용한 저항값: R1 = 1.196kΩ, R2 = 158Ω ... 162.55mW18.6%Risetime-33us-Falltime-132us-사용한 저항값: R1 = 1.196kΩ, R2 = 158Ω, ,, , risetime과 falltime

리포트 | 11페이지 | 1,000원 | 등록일 2024.08.16

다운로드 장바구니
판매자 표지

A+ 2022 중앙대학교 전자회로설계실습 예비보고서 6 Common Emitter Amplifier 설계

) TIMES (24.752+3.237 rm k)] SIMEQ 25.622`[k ohm ](G) 모든 커패시터의 용량을 10 uF으로 하고 지금까지 구한 저항 값을 사용한 CE증폭기 ... 설계실습 6. Common Emitter Amplifier 설계과 목 : 전자회로설계실습학 번 :조/이름:3.1 Emitter 저항을 삽입한 Common Emitter ... 와 같이 emitter 저항을 사용한 Common Emitter Amplifier에서 Rsig = 50 Ω, RL = 5 kΩ, VCC = 12 V인 경우, β=100인 BJT

리포트 | 7페이지 | 1,000원 | 등록일 2023.02.25

다운로드 장바구니
설계실습 10. Oscillator 설계 결과보고서

, 전류 저항 측정 모드를 변경하지 말 것! 즉 DMM의 측정모드를 변경한 후 회로나 소자에 연결할 것!※ 주의: 선을 연결할 때에는 항상 검은색 선을 낮은 전압, 또는 접지에 연결 ... 으로 설정V+는 구형파와 비슷한 형태로 나오고, V-는 RC회로처럼 커패시터의 영향으로 삼각파의 형태를 띈다. Vo도 +-8V 진폭의 구형파가 나타남을 확인할 수 있다.(C) �燒

리포트 | 5페이지 | 2,000원 | 등록일 2021.09.14

다운로드 장바구니
중앙대 전자회로설계실습 (예비) 2.Op Amp의 특성측정 방법 및 Integrator 설계 A+

Amp의 offset Voltage를 최소화하는 방법을 기술한다.- 이론 56page 그림8을 참고하면 1번과 5번핀이 offset-nulling 단자에 해당하며 10kΩ의 가변저항 ... 다.3.2 Integrator3.2.1 Integrator설계(A) 입력저항이 530 Ω이며, 4 Vpp (-2 V~2 V)의 1 KHz 구형파를 인가했을 때 4Vpp의 삼각파 ... Ω)(D) Miller integrator circuit을 이용한 offset voltage 측정: 입력저항이 100 Ω이고 C=100 μF인 Miller integrator

리포트 | 8페이지 | 2,500원 | 등록일 2021.09.10 | 수정일 2021.10.26

다운로드 장바구니
경희대학교 기계공학과 기계공학실험 (기공실 ) LABVIEW 실습 2 < Filters >

구간으로 들어간 주파수는 우리가 출력하길 원했던 주파수 영역만 남아 있음으로, 전하를 축적하는 커패시터는 삭제하였으며, 대역 안에서도 주파수의 크기에 따라 저항으로 출력될 수 있 ... 있다.이 필터의 측정 원리는 인가되는 전압V _{i`n}의 저주파 성분을 통과시켜 저항과 같은 전력을 소비시키는 부하장치에 전압을 발생시키게 하고, 주파수가 커질수록 고주파 성분 ... 며, 다른 표현으로는 정전 용량, 즉 전압에 따라 전하를 축적하는 개념이라고 할 수 있다.결국, 커패시터는 목적에 따라 주파수를 차단 시켜주는 요소라고 할 수 있다.마지막 출력 회로

리포트 | 13페이지 | 1,000원 | 등록일 2021.04.04 | 수정일 2021.04.10

다운로드 장바구니
판매자 표지

아주대 물리학실험2 실험21 RLC회로 A+ 결과보고서

는 실험에서 사용된 RLC회로는 저항, 인덕터, 커패시터로 구성되어 있으며, 이런 소자들을 잇기 위한 도선이 사용됐다. 따라서 회로내의 저항의 역할을 할 수 있는 소자는 인덕터 ... 을 구할 수 있다고 생각했기 때문이다.질문 2. 전류 대 주파수의 그래프는 공진주파수에 대해 대칭인가 아닌가. 그 이유를 생각해보자.주파수가 공진 주파수일 때, 전류는 저항 값 ... 의 총 저항과 같다. 실험 3에서 계산한 이 값이 사용한 탄소저항의 저항(10Ω)과 오차범위 내에서 같은가? 같지 않다면 그 원인은 무엇인가?실험 3에서 회로의 총 저항을 두 가지

리포트 | 7페이지 | 2,000원 | 등록일 2024.01.02

다운로드 장바구니
판매자 표지

[A+예비보고서] 설계실습 2. Op Amp의 특성측정 방법 및 Integrator 설계

Variable Resistor 가변저항 20kΩ, 1/2W2개스위치1개점퍼선다수Bread Board1개3. 설계실습 계획서3.1 Offset Voltage, Slew Rate3.1.1 ... 한다.Op Amp에는 offset-nulling이라는 단자가 있는데 이 두 단자 사이에 가변저항을 연결하여 offset voltage가 상쇄되는 값으로 조정하면 된다. 실습에서 사용 ... 하는 UA741 Op Amp의 경우 1번 단자와 5번 단자에 저항을 연결하여 offset voltage를 최소화할 수 있다.3.1.4 Slew Rate 측정방법Op Amp의 slew

리포트 | 10페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
전자회로실험 예비보고서1 부궤환 회로 Negative Feedback Amplifier

기이다.-저항, 커패시터, 다이오드 등 연산 증폭기의 외부 회로에 붙은 몇 가지 소자를 교체해 줌으로써 여러 가지 선형 또는 비선형 동작을 안정적으로 행할 수 있게 할 수 있다. ... 로 측정하여 기록한다.?표 1-1에 지시된 저항R_R값을 변화시키면서 표를 완성한다.?위 회로를 구성한다.(입력전압:V_{i n} = 9 V_p-p, 입력주파수:1㎑)?표 1-2에 지시

리포트 | 5페이지 | 1,000원 | 등록일 2021.04.04

다운로드 장바구니

이전10개 82 83 84 85 868788 89 90 91 다음10개

파워링크

신청하기