"Pspice따라하기"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로실험 전자회로설계실습 전전설3 기초아날로그실험 oscillator 설계 pspice pn접합다이오드 pspice jfet 소신호 에미터

판매자 표지는 다운로드시 포함되지 않습니다.

"Pspice따라하기" 검색결과 1,681-1,700 / 1,809건

[예비]MOSFET Current Source 와 Source Follower 설계

aturation 영역에 있을 조건이 VDS ≥ VGS - Vt 이므로 따라서 Vo의 최소값은 0.28V이 된다.(e) M2 , M3의 동작 영역은?M3의 동작 영역은 gate 전압 ... 과 drain 전압이 같기 때문에 VDS ≥ VGS - Vt 조건에 따라 VDS 가 VGS보다는 항상 크기 때문에 saturation region에 있게 된다. 또한 M2는 (b), (d ... imulation을 해보아도 saturation region에 있음을 확인 할 수 있었다.설계 사항과 비교해 볼때 전류가 10㎃보다 조금 적은 9.87㎃가 흐르고 이에 따라서 VGS

리포트 | 7페이지 | 1,500원 | 등록일 2009.05.22

다운로드 장바구니
설계2-CMOS OP AMP_설계

의 기울기로 주파수에 따라 감소하도록 연산 증폭기를 만들어야 한다.two stage CMOS Op Amp를 등가회로로 해석하면 다음과 같은 회로가 나온다. 이 회로를 통해 전압이득또한 ... 수 있다. 따라서 위상 margin을 확보하기 위해서는 두 pole을 서로 분리 하여(pole-splitting) p2를 fT밖으로 밀어내는 방법이 있으며, 이는 옆의 그림 ... . PSPICE Simulation1) DC operationa) 전원 전압 = ± 7.5 V, R1=220kΩ, R2=∞, C2=0pF으로 설정한다.b) Positive input

리포트 | 11페이지 | 5,000원 | 등록일 2010.09.12

다운로드 장바구니
[전자회로] 2stage OP AMP 설계 (PSPICE를 이용한 2단 CMOS 연산 증폭기 설계)

의 기울기로 주파수에 따라 감소하도록 연산 증폭기를 만들어야 한다. 주파수 특성을 위와 같이 만들려면 상대적으로 낮은 주파수에 극점이 생기도록 해야 하며 이 극점이 주파수 특성 ... 시킨다.③ 전압 이득전압 이득과 주파수 응답을 구하기 위해 CMOS 증폭기의 소신호 동작에 대해 단순화한 등가 회로를 생각해 보자. 이 회로에서는 두 단이 각각 트랜스임피던스컨덕턴스 증폭기 ... 수 있고 따라서 Av의 크기는 500 V/V에서 5000 V/V까지가 된다.연산 증폭기의 출력 저항은 다음과 같이 두 번째 단의 출력 저항과 같음을 알 수 있다.Ro = ro6

리포트 | 10페이지 | 2,000원 | 등록일 2011.01.01

다운로드 장바구니
전자회로 실험 예비보고서 (적분회로 )

에 비례하는 출력을 제공한다. 예상했던 바와 같이, 출력 전압에 마이너스 부호가 붙어 있고, 이에 따라 이 적분기 회로가 반전 적분기라고 불린다는 점에 주목하기 바란다. 이 회로 ... 교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있다. 이를 달성하기 위한 ... 분기(i(t) = Capacitor에 흐르는 전류)(∵ OP AMP의는 Virtual GND)회로이론에서 공부했던, 카페시터와 전류간의 상관관계에 따라서 출력는입력 전압를 미분하여

리포트 | 7페이지 | 2,000원 | 등록일 2008.09.09

다운로드 장바구니
[졸업작품ppt]화재경보 시 대피안내 시스템

몰에서는 화재발생시 전원이 차단되어 실내의 조명이 전부 꺼지게 됩니다. 이러한 상황에서 건물 안의 시민들이 대피하기에는 기존의 출구방향 표시로는 안전한 곳으로 대피가 힘들게 됩니다 ... . 따라서 기존의 벽면에 설치된 비상구표시를 바닥에 설치하여 바닥을 보며 안내방송에 따라 안전하게 대피할 수 있게 하는 시스템을 제안하겠습니다.부품 및 회로도 1Converter ... 로 표시3V9V9VSpeakerLED송신기수신기음성녹음재생기타이머ConverterDC 전원으로 변환 후 - 1정전상태를 표현하기 위해 LED가 꺼짐DC 전원이 인가 되어 붉은색 LED

리포트 | 42페이지 | 3,000원 | 등록일 2007.10.12

다운로드 장바구니
논리회로실험(basic_logic_gate).

-input NOR gate의 Truth table을 NOR gate의 특성을 고려하여 Truth table를 작성하고 Pspice로 simulation을 작성하였습니다.? 3 ... 04는 토템폴(totem-pole)출력구조이고 74HC05는 오픈컬렉터(Open collector)출력 구조라는 것이 다르다. 오픈 컬렉터는 이미터 접지회로가 동작하기 위해서 ... 의 바이어스 전원에 따라 출력전압과 전류를 다르게 할 수 있으므로 오픈컬렉터에 연결되는 부하(open collector load)가 요구하는 전압이나 전류에 쉽게 맞출 수가 있

리포트 | 7페이지 | 1,500원 | 등록일 2009.12.15

다운로드 장바구니
최대전력 전달 실험 레포트

한다. 내부적으로 아날로그 와트미터는 미터의 지침계로 단일 전력을 측정하기 위해 상호 작용하는 2개의 코일로 이루어져 있다.아래 그림 (A)의 회로는 V로부터 부하저항에 전력 ... 을 전압이 30V를 넘지 않게 하기 위하여 전류를 1A로 설정하였고 R1에 20Ω의 저항을 그리고 RL에는 핸드아웃자료에서 주어진 10Ω의 저항을 주고 시뮬레이션을 실시 ... 을 전압원으로 변경하여도 RL에 흐르는 전압은 13.33V 동일하게 나옴을 알 수 있다.실험1의 (1)~(4)번 시뮬레이션을 통하여 합성저항의 값에 따라 전압의 값이 변화고, 그 변화

리포트 | 19페이지 | 3,000원 | 등록일 2010.06.04

다운로드 장바구니
캐패시터의_리액턴스(Xc).

메이커에 따라 용량을 3자리의 숫자로 표시하든가, 그대로 표시하기도 한다. 3자리 숫자로 나타내는 경우 앞의 2자리 숫자가 요량의 1숫자와 제2숫자이고 3자리째가 승수가 된다 ... XC라 한다. 용량성 리액턴스 XC의 단위는 오옴이다.- 캐패시터의 용량성 리액턴스 XC는 주파수와 캐패시턴스에 따라 변화한다.- 용량성 리액턴스 XC는 주파수와 캐패시턴스에 역 ... 게 되었다.아직 오실로스코프의 사용법과 Pspice의 사용법과 계측 프로그램을 사용하는 법에 대해서도 잘 익숙하지 않은 상태에서 여러 가지 변수들이 작용을 하여 조금 많이 당황을 하

리포트 | 11페이지 | 1,000원 | 등록일 2010.05.27

다운로드 장바구니
저대역 및 고대역

로 형성된다. 반면 전송 주파수는 각 방송국마다 정해진 단일 주파수를 사용한다. 변조에 의해 위 파들은 조합된다. 라디오 수신단은 청취하기를 원하는 주파수만 선택할 수 있는 회로 ... θ는 C와 R의 상대적인 크기 및 인가전압의 주파수에 따라 변한다.고주파수의 신호는 거의 대부분 캐패시터를 통하여 저항에 전달되며 저주파의 경우는 거의 제거되고 저항에 전달 ... 되지 않는다. 이와 같은 회로가 고대역 필터이다.2.3 저대역 필터인덕터의 리액턴스는 주파수에 따라 변한다. 아래 그림에서 이 와 같은 인덕터의 특성을 이용하여 R에 저주파 신호를 전달

리포트 | 11페이지 | 1,000원 | 등록일 2009.05.05

다운로드 장바구니
실험8 전압 체배회로 예비보고서

최대치의 두 배로 된다. 이 DC 출력전압이 필터를 통과하게 된다.,및는 전해 콘덴서이다.는또는보다 높은 전압 정격을 가져야 한다.저항은 과전류로부터 정류기 손상을 방지하기 위한 ... 고 있다.,및는 전해 콘덴서,,는 실리콘(Si) 정류기이며은 서지전류 제한 저항이다.[그림] 직렬 전압 체배회로(반파)이 회로가 어떻게 동작하는지를 이해하기 위하여 전원이 공급될 때 ... 은 약 60V의 전압이 걸리는 것이 되고 이는 다시, 저항 Rc와 저항 Rb의 저항 값에 따라 전압 분배가 된다. 여기서 커패시터 C3는 리플전압을 잡아주는 역할을 하게 되고 이 결과

리포트 | 11페이지 | 2,000원 | 등록일 2010.04.26

다운로드 장바구니
[공학]연산증폭기 응용실험

, 미분기, 발진회로 등을 제작하고 동작원리를 이해하며 분석한다.■ 실험 예습 1 : 적분기※ 적분기※ 입출력 파형→ 위 회로에서 R를 뺀 것이 이상적인 적분기 회로이다. pspice ... 의 입력주파수가 f= 1/(2RfC)보다 놓은 경우에만 유효하게 된다. f보다 낮은 주파수에서는 위와같이 반전증폭기가 된다. 이를 해결하기 위해 즉 실제로는 Rf는 R1의 10배정도 ... 가 되었으므로 반전미분기라고 한다.이 미분기는 주파수가 높아질수록 커패시터의 리액턴스는 매우 작아지므로 미분기의 출력전압은 주파수에 따라 증가하게 되어 미분기의 출력은 고주파 잡음

리포트 | 3페이지 | 1,000원 | 등록일 2006.11.22

다운로드 장바구니
전자회로 실험 예비 보고서 ( 오디오 증폭기 회로)

교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있다. 이를 달성하기 위한 ... 을 확인하자.2. 이 론1. Audio Amplifier: Audio Amplifier 는 스피커를 구동시키기 위한 수신된 오디오 신호와 오디오 전원의 증폭을 제공하기 한 디텍터 역할 ... R1을 통해 반전 입력에 따른다. 그리고 저항 R1과 C1은 입력coupling 커패시 터이고 R2, C3는 검출기 출력에 있을 수 있는 RF, IF를 필터링 한다. R3와 C6

리포트 | 7페이지 | 5,000원 | 등록일 2008.09.09

다운로드 장바구니
직렬회로.

한다.●Pspice와 예상 결과값 비교하기.▶저항 R3(1.2㏀)와 저항 R4(2.2㏀)이 직렬로 연결된 회로에서의 총 저항은 3.4㏀이다. 저항 R3(1.2㏀)와 저항 R4(2.2 ... 의 저항값 RT 구하기① 표3-2에 나열된 8가지 저항기 조합에 대한 총 저항값을 수식으로 표현한다. 예를 들어 R1의 측정값이 400Ω이고, R2의 측정값이 500Ω이라면, R1 ... 은 증가한다. 직렬회로에서의 전압은 ‘키르히호프의 전압법칙(Kirchhoff)’으로 구할 수 있다. 키르히호프의 전압법칙이란 ‘회로 내에서 단일 폐회로를 따라 인가된 모든 전압강하

리포트 | 4페이지 | 1,500원 | 등록일 2009.06.05

다운로드 장바구니
중첩의 정리 예비레포트

의 소자에 걸리는 전압은 개별 전압원에 의해 생성된 전압의 대수적 합과 같다.”중첩의 정리를 이용하여 회로를 해석하기 위해서는 “단독으로 동작하는 개별 전압원”의 의미를 이해해야 한다 ... . 두개의 전압원 V1과 V2를 갖는 그림 24-1의 회로에 대해 단독으로 동작하는 각 전원이 회로에 미치는 영향을 알아보자.V1에 의한 영향을 구하기 위해서는 V2를 내부저항 ... + (+)' = [(50Ω + 50Ω) || 100Ω] + (50Ω + 50Ω)' = 150Ω에 의한 총 전류는 다음과 같다.' =+' = 10V / 150Ω = 66.7mA따라서

리포트 | 7페이지 | 1,500원 | 등록일 2008.06.22

다운로드 장바구니
평활 회로 및 Voltage Doubler(결과)

은 작으며 이런 그래프의 형태를 구할 수 있었다. 위의 9개 실험에서는 저런 그래프 형태를 찾아 볼 수 없어서 별도로 실험을 해 보았다.PSPICE Simulation)1) R = 2 ... 상에서는 직접 AC 전원을 인가하기 때문에 주파수 조정이 필요했던 것 같다.: 맥동률 r =(전파정류)이 가장 작기 때문에 충전과 방전 사이의 간격인 리플 전압이 낮게 나왔다. 수치로 해석 ... 때의 이론적인 시뮬레이션.: 맥동률 r =(전파정류)이 가장 크기 때문에 충전과 방전 사이의 간격인 리플 전압이 높게 나왔다. 앞의 1) 과 비교해 볼 때 RC 값에 따라 맥동

리포트 | 7페이지 | 1,000원 | 등록일 2009.03.11

다운로드 장바구니
[응용전자회로] output stage circuits

[2] Class A, Class B, Class AB output stage를 다음 조건을 만족하도록 바이어스 회로를 포함하여 설계하고 Pspice로 시뮬레이션 하시오. 모든 ... 에서 베이스-이미터 사이의 전압이 문턱 전압을 넘어설 때까지 입력 전압이 상승해야 하기 때문에 생기는 것이다. 이러한 점이 Class B output stage의 단점이고 이 부분에서의 비 ... 있기 때문에 입력 신호의 변화에 따라 바로 출력이 나올 수 있게 된다.[그림 4-6] 출력 저항에서의 평균 전력[그림 4-6]에서 보면 출력 저항에서의 평균 전력은 0.5W 정도

리포트 | 6페이지 | 2,500원 | 등록일 2008.08.30

다운로드 장바구니
예비 레포트_LAB2

factor를 구해본다.2. PSpice Assignment(1) Phase controller(a) Simulate the operation of the ramp waveform① ... Schematic② Waveform③ AnalysisPhase controller를 구현하기 위해서 ramp waveform을 만드는 다음과 같은 회로를 구현 ... 던 capacitor가 diode를 따라 discharge 되면서 ramp output이 zero로 reset된다. 이리하여 발생된 신호가 phase-control comparator를 통과

리포트 | 33페이지 | 1,500원 | 등록일 2011.07.09

다운로드 장바구니
논리회로 실험 (가산기와 감산기) 결과 (사진첨부, PSPICE첨부, Truth TAble , 카노맵 첨부)

교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있다. 이를 달성하기 위한 ... 와 Vcc=5V 를 설정하여 주었다.InputOutputXYCS0086mV84mV0183.6mV4.85V1086.4mV4.98V114.87V83mV《PSPICE로 구현한 반가산기 ... 하였다. 구성을 자세히 살펴보면 2개의 반가산기를 OR GATE로 합쳐주고 있는 형태와 유사하다. Data Sheet를 참고하여 구성하였고Vcc=5v , Gnd도 설정해 주었다.《PSPICE

리포트 | 9페이지 | 3,000원 | 등록일 2007.09.22

다운로드 장바구니
공통 베이스 및 이미터 플로워 트랜지스터 증폭기의 특성에 관한 실험

으로부터 계산될 수 있다.③ 순서 ①에서 계산된 EF회로의 출력 임피던스를 순서 ②에서 측정된 값과 비교하라.●Pspice와 예상 결과값 비교하기.◀ 그림 12-1.공통 베이스 증폭 ... 바이어스 회로는 전압 분배 바이어스 회로를 나타낸다.전압 분배 바이어스 회로를 해석하기 위해서는 정밀해석방법(exact method)과 근사해석방법(approximate ... 만 이것은 동종의 트랜지스터라도 일정하지 않을 것으로 예상하였으며, 그것에 따라 오차가 발생할 것을 미리 예측할 수 있었다.실험5.의 이미터 폴로우 DC 바이어스는 IE를 구하여 동저

리포트 | 6페이지 | 1,500원 | 등록일 2009.01.28

다운로드 장바구니
[공학]기초회로실험 결과레포트(7장.테브냉의 정리)

을 구할 수 있도록 한다. 또한 복잡한 회로를 단순한 등가 회로로 축소 하여 그에 따른 전압과 전류를 쉽게 알아 볼 수 있다.테브냉의 정리는 선형 2단자망이 부하 저항에 흐르는 전류 ... (Ω)측정치(Ω)R1300300R233003268R312001200R4500508RL200198RL1000990RL33003268표 7.2 태브냉의 정리를 검증하기 위한 측정VTH ... 1.07k2.582.522.633005.365.411.16k1.07k1.221.1981.241⑤ 분석 및 고찰 :실험의 결과를 정확히 확인해 보기 위하여 pspice를 실행해보

리포트 | 5페이지 | 1,000원 | 등록일 2007.04.23

다운로드 장바구니

이전10개 80 81 82 83 848586 87 88 89 다음10개

파워링크

신청하기