"디지털대학교"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아날로그 자기소개서 지역농협 면접 학점은행제 학업계획서 전자공학과 기업은행 자소서 종합사회복지관 메타버스

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털대학교" 검색결과 141-160 / 26,537건

[A+]중앙대학교 아날로그및디지털회로설계실습 Stopwatch 설계 과제

위 표를 보면, 16분주 회로가 16진수의 수를 어떻게 만들어 내는지, 이를 10진수의 카운터로 바꿀 수 있는 방법을 소개하고 있다. 자세히 보면, 10진수가 되려면 10이 되는 시점에서 0으로 수가 넘어가야 한다. 그래서 도표를 자세히 보면 4번 LED인 QD와 2번..

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
판매자 표지

연세대학교 기초디지털실험 5주차 결과레포트 (finite state machine)

In this experiment, I understand the final state machine and implement the FSM using Verilog HDL. The theories required for experiments include FSM, M..

Non-Ai HUMAN
| 리포트 | 23페이지 | 5,000원 | 등록일 2021.08.31 | 수정일 2022.12.15

다운로드 장바구니
판매자 표지

홍익대학교 디지털논리실험및설계 3주차 예비보고서 A+

2-bit 복호기의 경우 2-bit input의 가능한 모든 조합 4가지 (00, 01, 10, 11) 각각에 대한 디 코딩 게이트의 출력을 통해서 어떤 input이 들어왔는지 확인할 수 있습니다. 기본 실험 (1) 회로의 경우 (00, 01, 10, 11)에 대한..

리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

다운로드 장바구니
판매자 표지

홍익대학교 디지털논리실험및설계 9주차 예비보고서 A+

1.1 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하고 (MR)’의 역할에 대하여 설명하시오. 왜 입력이 A와 B로 나누어져 있는지 설명하시오.우선 8-bit Serial-in Parallel-ou..

리포트 | 6페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

다운로드 장바구니
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 래치와 플립플롭

00 : 6개Inverter 74HC04 : 3개사용장비오실로스코프 (Oscilloscope) : 1대브레드보드 (Bread board) : 1개파워서플라이 (Power s ... upply) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수8-3. 설계실습 계획서8-8-1 RS 래치의 특성 분석(A) RS 래치의 진리표를 나타내

리포트 | 4페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 신호발생기

) : 1개다이오드 1N4001 : 2개가변저항 10 KΩ : 6개커패시터 100nF, ceramic disk : 2개사용장비오실로스코프(Oscilloscope) : 1대브레드보드 ... (Bread board) : 1개파워서플라이(Power supply) : 1대점퍼선 : 다수4-3. 설계실습 계획서4-3-1 신호발생기 설계(A) 그림 4-1에 주어진 Wien

리포트 | 6페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
판매자 표지

홍익대학교 디지털논리실험및설계 8주차 예비보고서 A+

1.1 Gated D Latch의 동작에 대해 설명하시오.Gated D Latch의 경우 오직 하나의 입력 (D)과 EN 입력만을 가지고 있습니다. EN이 HIGH 일 때, D가 HIGH 면 Latch는 Set 상태이고 D가 LOW 이면 Latch는 Reset 상태입니..

리포트 | 6페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

다운로드 장바구니
판매자 표지

홍익대학교 디지털논리실험및설계 5주차 예비보고서 A+

1.1 4.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하 나의 OR 게이트로 이루어져 있다. [그림 2] 의 회로가 전가산기로 동작하는 원리를 설명하시오.전가산기는 2개의 입력 비트와 입력 캐리를 받아 합의 출력과 출력 캐리를 발생합니..

리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

다운로드 장바구니
판매자 표지

홍익대학교 디지털논리실험및설계 1주차 예비보고서 A+

1. 실험 준비1.1 AND 게이트 7408의 datasheet를 읽는 법을 간단하게 서술하고 기본 실험 (1)의 회로를 어떻게 결선하여야 하는지 pin 번호를 이용하여 설명하시오.우선 AND 게이트 7408을 동작하게 하기 위해서 Vcc와 GND를 칩의 몇 번 pin..

리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.03.24

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 카운터 설계 과제

한다. 예를 들어서, 카운터를 할 때(숫자를 셀 때) 5V가 출력 되어야만(스위치 ON) 카운터 값이 1씩 오른다라고 할 때 디지털에서는 딱 0V와 5V로 나눠지는 것이 아니다. 그림

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[결과보고서]중앙대학교 아날로그및디지털회로설계실습 신호 발생기

요약: 이번 실험은 Wien bridge 신호발생기를 설계 제작, 측정하였다. 예비보고서에서 발진 주파수 = 1.63 kHz, Loop gain이   = 1을 갖기 위한 증폭기 이득   = 3을 갖도록 설계하였다.        을..

리포트 | 7페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 논리함수와 게이트

(Oscilloscope) : 1대브레드보드 (Bread board) : 1개파워서플라이 (Power supply) : 1대함수발생기 (Function generator) : 1대점퍼선

리포트 | 8페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
판매자 표지

홍익대학교 디지털논리실험및설계 10주차 예비보고서 A+

1.1 비동기식 카운터와 동기식 카운터의 작동원리와 차이점에 대하여 서술하 시오.기본적으로 특정한 state이 반복적으로 어떤 주기를 가지고 발생하면 카운터의 기능을 수행 할 수 있습니다. 비동기식 카운터와 동기식 카운터의 경우 특정한 state이 반복적으로 발생 하는..

리포트 | 6페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

다운로드 장바구니
판매자 표지

홍익대학교 디지털논리실험및설계 7주차 예비보고서 A+

)를, 0을 쓰고 싶다면 Active Reset 신호 (S’ = 1, R’ = 0)를 입력으로 주면 됩니다. 만약 각각의 경우에 대해서 상태를 저장하고 싶다면 Latch를 NC 상태

리포트 | 7페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

다운로드 장바구니
판매자 표지

홍익대학교 디지털논리실험및설계 4주차 예비보고서 A+

들과 각각 mapping 시켜서 부호화하는 것이고, 멀티플렉서는 데이터 선택기라고도 불리는데 여러 디지털 입력 데이터 중에서 어떤 데이터를 출력할 것인지 데이터 선택 입력 의 조합

리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

다운로드 장바구니
판매자 표지

홍익대학교 디지털논리실험및설계 2주차 예비보고서 A+

들에 Vcc와 GND를 몇 번 pin에 연결해야 하는지 확인해야 하고, 사용할 게이트 각각에 대해서 input이 몇 번 pin에 들어가는지 또 output이 몇 번 pin에서 나오는지 확인해야 합니다.

리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

다운로드 장바구니
판매자 표지

A+ 연세대학교 기초디지털실험 6주차 결과보고서 Finite State Machine

0. 들어가며Sequential Logic 회로는 현재의 입력뿐만 아니라 이전 출력에 따라 출력을 생성하므로, Combinational Logic 회로보다 더 복잡한 경우가 많다. 이러한 Sequential Logic 회로의 동작을 더 명확하게 설명하기 위해 Finit..

리포트 | 14페이지 | 1,500원 | 등록일 2025.02.19

다운로드 장바구니
판매자 표지

A+ 연세대학교 기초디지털실험 7주차 결과보고서 ARM Processor (SoC)

된다. SoC는 아날로그-디지털 변환기(ADC), 마이크로프로세서, 메모리, 입출력제어 장치 등 다양한 요소를 단일 칩에 집적하여 공간 절약과 함께 낮은 소비 전력을 실현할 수 있

리포트 | 7페이지 | 1,500원 | 등록일 2025.02.19

다운로드 장바구니
부경대학교 디지털신호처리 7장 솔루션 및 족보

Non-Ai HUMAN
| 시험자료 | 24페이지 | 3,500원 | 등록일 2020.12.21

다운로드 장바구니
부경대학교 디지털신호처리 6장 솔루션 및 족보

Non-Ai HUMAN
| 시험자료 | 23페이지 | 3,500원 | 등록일 2020.12.21

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기