"논리회로설계및실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 성결대 논리회로 실험12 멀티플렉서 4bitfulladder 두더지 잡기 plc제어

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계및실험" 검색결과 1,481-1,500 / 1,756건

MEMS

려고 하는 것이다. 즉 개미의 눈이나 촉각에 해당하는 각종 센서, 뇌나 신경에 해당하는 논리 회로, 팔과 다리에 대응하는 마이크로 메카니즘, 그것을 움직이게 하는 마이크로 액추에이터 ... 되기 때문에 구조가 제작처리에 의존하는 비율이 높다. 따라서 장치 설계는 처리 설계와 연관되어 동시에 진행되며, 새로운 처리에 대해서는 기초 실험 등도 이뤄진다 .실장밀도와 정밀도 향상 ... 를 만드는 연구를 시작했다. 이때부터, 실리콘과 같은 반도체 기판에 얇은 반막만을 취급하는 집적회로 기술 대신, 보다 깊이 식각하고 보다 높이 구조체를 쌓아 올리는 등 마이크로 크기

리포트 | 3페이지 | 2,000원 | 등록일 2009.03.11

다운로드 장바구니
전해질 및 염다리의 종류에 따른 다니엘 전지의 기전력 변화

이 회로의 완성이라는 생각을 가지고 있었기 때문에 철판을 사용하더라도 전압은 측정될 것이라는 생각을 가지고 실험을 설계했다. 실험 1, 2, 3의 경우 금속판의 종류에 따라 전압 ... 상태에서는 Q=K,=0이므로o =logK◈ 실험 재료 및 시약◈재료: U자관, 전압계, 도선, 샤알레, 탈지면, 금속 막대(Fe, Cu, Pb, Zn, Al)시약: CuSO4 ... 수행 되었다. 실험을 수행하기 전 염다리에 대해 가지고 있던 개념은 염다리는 [① 폐회로를 개회로로 만들어주는 역할을 한다. ② 이온의 통로로서 산화-환원 반응으로 소비된 양쪽 수용

리포트 | 6페이지 | 1,000원 | 등록일 2009.10.28

다운로드 장바구니
Ch2. 부울대수

에 의해서 디지털 시스템에 응용되었다. 부울 대수의 목적은 복잡한 디지털 회로의 해석과 설계를 쉽게 하기 위함이다.(2) 부울 대수의 논리연산 공리 A ≠ 1 면 A = 0 이고A ... + B② A ? (A + B) = A ? B3. 사용기기 및 부품? 디지털 실험장치? 직류전원 공급장치 (DC power supply)? 회로시험기 (Tester)? 오실로스코프 ... 고 있 으며 전달지연시간은 평균 12nsec, 패키지당 소비전류는 평균 19mA이다.4. 실험과정 및 결과예측(1) 부울 대수의 정리- 그림2-1(a)와 (a)의 두 회로를 결선

리포트 | 5페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
실험 예비보고서 3주차 논리 및 연산회로

◇ 반가산기 및 전가산기 이론반가산기전가산기컴퓨터 내에서 2진 비트를 덧셈하기 위해서 사용되는 논리 회로의 하나로 반 덧셈기라고도 한다. 2개의 디지털 입력(비트)을 받고, 2개 ... 게이트를 사용하여 회로구성을 한다.5. 실험하여 위의 1.항의 출력표와 같은지를 확인한다.◇ K-map을 이용한 최소화 기법카르노 맵은 간단하면서도 체계적인 과정으로 논리 식을 간략히 ... 의 덧셈으로부터 자리 올림 비트를 덧셈 하는 것은 전 가산기의 기능이다.boolean 함수 : S=A?BC out=A?B컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위한 논리 회로

리포트 | 4페이지 | 1,500원 | 등록일 2008.11.08

다운로드 장바구니
실험 6. 4-bit 산술논리회로와 시뮬레이션

은 MyCAD을 이용하여 수행한다.① MyCAD의 사용법은 본 실험책에 수록된 부록을 참고한다.② MyCAD의 Schematic tool을 이용하여 논리 연산회로를 설계 ... 시뮬레이션을 한 다음 심볼화 하라.(a)회로도 (b)심볼8. 실험 4와 실험 5 및 실험 7에서 설계된 심볼을 이용하여 의 4비트 산술 회로를 그리고 시뮬레이션을 한 다음 심볼 ... 실험 6. 4-bit 산술논리회로와 시뮬레이션목적1. ALU (Arithmetic Logic Unit)의 기능과 구조를 이해한다.2. MyCAD의 사용법을 익힌다.3. MyCAD

리포트 | 10페이지 | 1,000원 | 등록일 2006.12.20

다운로드 장바구니
[연구수업지도안]고등학교 디지털 논리 회로(III. 불대수)

1. 교재 및 단원명가. 교재명 : 고등학교 디지털 논리 회로(교육인적자원부)1. 불 대수와 기본 논리 게이트2. 불 대수와 기타 논리 게이트나. 단원명 : 대단원 - Ⅲ 불 ... 의 양성이 목적이다. 이에 따라 전자통신 분야에서의 `디지털 논리회로`는 필수 전공과목으로 디지털 논리에 관한 기본 이론과 이를 이용한 디지털 회로의 설계 등의 기술을 익힐 수 있 ... 도록 구성된 이론․실습 통합 과목이다. 본 교재는 불 대수 등 디지털 논리 기초 이론을 바탕으로 조합 논리 회로와 순서 논리 회로 등의 동작 원리를 습득하여 디지털 응용 회로의 설계

리포트 | 15페이지 | 3,000원 | 등록일 2007.06.14

다운로드 장바구니
VHDL BCD to Excess-3 Code Converter(prelab) xilinx spartan3e board실험

전자전기컴퓨터설계실험IIIPRELAB REPORT[BCD to Excess-3 Code Converter]학 과담당교수조학 번이 름제 출 일목 차 HYPERLINK \l "실험 ... 했던 내용을 기초로 BCD to excess-3 code converter를 설계하는 것이다. 이 실험을 통하여 VHDL의 사용법을 익혀보고, Behavioral model ... 산이 아직도 많이 있다. 그러나 VHDL을 사용하는 쪽이 전통적인 Schematic Capture(회로 직접 그리기)보다 설계기간이 30~50%정도 단축 되고 First

리포트 | 28페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
실험 9. D/A & A/D Converters

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: '08. 11. 10과목명: 논리회로실험교수명 ... type resistor를 이용한 설계5) 위 4)에서 설계한 각 회로에 대해 resolution, accuracy 및linearity를 이론적으로 계산하시오 ... : 이재진 교수님분 반: 월8.5교시학 번: 200420026 / 200420031성 명: 김승욱 / 김용정실험 9. D/A & A/D Converters1. 실 험 목 적D/A

리포트 | 10페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
VHDL Decoder and Encoder(post lab입니다) VHDL code 포함

the Experiment이번 실험은 조합논리회로를 이용한 Excess-3 Input Decoder를 이해하고 설계하는 것이다. 즉, Excess-3 Input에 대하 ... 전자전기컴퓨터설계실험IIIPOSTLAB REPORT[Decoder and Encoder]학 과전자전기컴퓨터공학부담당교수김영길 교수님조4 조학 번2004440044이 름노 성 호제 ... 출 일2008. 4. 15목 차 HYPERLINK \l "실험소개" 1. 실 험 소 개 HYPERLINK \l "purpose" 1) Purpose of the

리포트 | 11페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
논리게이트의 특성

꿈이란날짜와 함께 적어두면목표가 되고,그 목표를 짧게 나누면계획이 되고,그 계획을 실천에 옮기면꿈이 된다.< 논리 게이트의 특성 및 연산회로 >전자공학실험1열심히 공부 ... 하세요..^^실험 목적논리케이트는 디지털 회로를 구성하는 기본단위이다. 논리 게이트(TTL74LS04)입출력의 전기적 특성을 실험을 통해 알아보고, 논리식을 조합 논리 회로로 구현하고 실험 ... = 0.3Vdd가 된다.오늘날 우리가 편리하고 쉽게 디지털 회로를 설계하여 사용할 수 있는 것은 TTL이나 CMOS와 같은 표준 논리소자가 IC로 만들어져 제공되기 때문이다. 이것

리포트 | 18페이지 | 1,000원 | 등록일 2008.07.09

다운로드 장바구니
논리회로 간소화 실험 예비레포트

을 실행하는 회로를 설계하고 실험한다.§ 이론요약조합 논리 회로들의 출력은 입력에 의해서만 결정되어진다. 간단한 조합 회로의 경우, 진리표가 모든 가능한 입력과 출력을 대응시키는데 ... 8. 논리회로 간소화§ 실험목적? BCD - 부당한 코드 탐지기의 진리표를 나타낸다.? 논리식을 간략화하기 위해서 카노맵(Karnaugh-map)을 이용한다.? 간략화된 논리식 ... 논리 회로의 간소화에 널리 쓰이는 기술을 M. Karnaugh에 의해서 개발되었다. 이 방법은 인접한 셀(cell)에서는 각각이 단 하나의 변수만 서로 다른 가하학적인 맵에 진리표

리포트 | 6페이지 | 1,500원 | 등록일 2007.06.24

다운로드 장바구니
Integrated-Circuit Timers

)3. 실험기기 및 부품오실로스코오프(CRO) : dc 결합된 입력과 전압측정이 가능한 것.직류전원공급기 : +5V, 50mA이상74HC04 : 6개의 인버트 게이트555 ... 실험 5. Integrated-Circuit Timers- 5551. 실험목적1. 555 타이머의 특성을 공부한다.2. 기초이론타이머의 대부분은 저항을 통한 캐패시터의 충방전 ... 에 의해 동작한다. 타이머의 동작시간을 조정하기 위해서는 외부에 저항과 캐패시터만을 부착시키면 된다. 또한 타이밍 저항을 내장하고 있어 좀 더 회로구성을 간단하게 할 수 있도록 한

리포트 | 7페이지 | 1,000원 | 등록일 2009.04.30

다운로드 장바구니
충북대학교 전기전자공학 디지털실험 3장 예비 보고서

실험 3. 2비트 전가산기목 적1. 반가산기와 전가산기의 원리를 이해한다.2. 가산기를 이용한 논리회로의 구성능력을 키운다.이 론1. 2진 연산(Binary Arithmetic ... 의 digit로 결과가 얻어진다.2. 반가산기(Half Adder)2진 덧셈을 살펴보면 2-입력(A, B)의 논리회로는 exclusive-OR 게이트와 같은 출력을 나타내고 있다. 따라서 ... }'{A(BB)'}']'C = AB + AB = {(AB)'(AB)'}'예비 보고서1. 이론 부분을 이해하고 AND, OR 및 NOT 게이트만을 사용하여 전가산기를 설계하라.2. 전

리포트 | 5페이지 | 1,000원 | 등록일 2008.02.18

다운로드 장바구니
연세대 전기전자 기초실험 7. 기본 논리 게이트 설계 실험 (예비보고서)

실험 예비 보고서실험 제목 : 7. 기본 논리 게이트 설계 실험학과학년학번분반실험조성명1. 목적논리 회로를 구성하는 기본 논리 게이트의 동작을 이해하고, 논리 회로를 간소 ... 및 소비전력, 회로구성 등에 따라서 여러 타입이 존재한다. 모놀리틱 바이폴러 반도체 기술을 이용하여 만들어지는 포화형 논리회로의 IC이며, 표준의 74 시리즈를 비롯하여 각종 ... ① 기본적인 논리 게이트의 동작 이해② 부울 법칙과 드모르간의 정리의 이해③ 반덧셈기와 전덧셈기의 동작 원리 이해④ TTL칩을 이용하여 반덧셈기와 전덧셈기 회로를 구성하고 동작 확인

리포트 | 6페이지 | 1,000원 | 등록일 2007.12.30

다운로드 장바구니
VHDL를 이용한 계산기설계

과 목 : 논리회로설계실험과 제 명 : 계산기 설계담당교수 : 김 종 태학 과 : 전자전기공학학 년 : 3 학 년학 번 :이 름 :제 출 일 : 08. 06. 04 ... _TESt 설계 : 이번 실험은 2개의 component를 사용하여 설계해야한다. LCD_DISPLAY는 LCD_TEST와 DATA_GEN을 통합하는 최상위 모듈이다. LCD_TEST ... 어서 register file에 저장 및 계산 결과 저장하는 모듈로써 실제적으로 우리가 설계해야 되는 부분이다.② LCD_TEST 모듈 설계- LCD에 출력에 필요한 기본적인 entity

리포트 | 23페이지 | 1,000원 | 등록일 2010.05.27

다운로드 장바구니
실험 7. FPGA를 이용한 4비트 산술논리회로의 구현 및 검증

실험 7. FPGA를 이용한 4비트 산술논리회로의 구현 및 검증목적 ;1. MyCAD에서 합성한 회로를 FPGA로 구현하는 방법을 익힌다.2. 실험 6에서 설계한 4비트 산술논리 ... 까지의 실험처럼 개별 논리회로 소자를 이용하여 회로를 구현하는 것은 비용 및 시간이 많이 소요된다. 따라서 IC 칩으로 구현하기 이전에 FPGA (Field Programmable ... 하시오1. 실험 6의 의 4비트 산술논리회로를 설계한다.2. 1.에서 설계된 회로를 심볼화 시킨 후, 와 같이 입/출력 버퍼를 추가하여 구성하시오. 4비트 산술논리회로(버퍼 추가

리포트 | 3페이지 | 무료 | 등록일 2006.12.20

다운로드 장바구니
학습지도안(디지틀 공학 실험)

시킬수 있다. 배운 이러한 모든 것들을 종합하여 조합회로와 순차회로의 설계 및 구현능력을 배양할 수 있다.2. 주별 학습단원 및 학습목표학습단원주요학습목표학습전략주요장비시간1.기본논리 ... 카운터의 원리에 대하여 이해시키고 실험을 통해 이를 확인시킨다.직류전원, 오실로스코프, 디지틀 멀티미터, AF 신호 발생기4H10.TTL, CMOS 회로특성TTL 및, CMOS ... IC의 논리 레벨, 팬 아웃(fan out), propagation delay, 전력소모 등의 전기적 특성을 알아본다.TTL 및 CMOS 의 입출력 전류특성을 측정하기 위한 회로

리포트 | 7페이지 | 1,500원 | 등록일 2007.01.04

다운로드 장바구니
OP-Amp의 특성 실험결과 보고서

- 저항 100Ω, 10KΩ, 100kΩ, 1MΩ 각 2개, 가변저항 5MΩ- OP-Amp IC 741C, LM918실 험과 정1) 입력 오프셑 전압의 측정가) 실험 회로나) 실험 관계 ... 식폐쇄 루프 이득 :=입력 오프셑 전압 :=다) 실험 방법ⓛ 741C OP-Amp의 입력 오프셑 전압을 측정하기 위하여 그림 6회로를구성하라.② 전원을 인가하고 가변저항이 없을때 ... 의 출력 전압를 측정하라.③ 실험 관계식을 이용하여 입력 오프셑 전압를 계산하여라.2) 입력 바이어스 전류의 측정가) 실험 회로실 험과 정나) 실험 관계식바이어스 전류==다) 실험

리포트 | 9페이지 | 2,000원 | 등록일 2009.05.25 | 수정일 2016.06.22

다운로드 장바구니
VHDL-Pre lab - Mux and DeMUX

MUX and DEMUX1> MUX (Multiplexer)입력되는 신호들 가운데 선택된 하나의 입력 신호를 출력으로 공급하는 논리회로이다.즉, MUX는 2^n개의 입력 중 하나 ... 는 안된다.- describe its functional behaviors위의 논리설계를 통해 살펴 보면 Z0(y) = S0’(S)A0(i0) + S0(S)A1(i1) 임 ... ---------------------1. 실험 목적2. 실험 이론지식 Mux and DEMUX3. Design a 2x1 MUX- describe its input output

리포트 | 13페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니
디지털회로- 기본 논리 게이트(NAND, NOR, XOR) 결과

과 같은 간단한 회로로 설계할 수 있다는 사실을 알게 되었다. 이를 통해 회로의 간소화 과정에 대한 이해를 할 수 있었으며, 중요성을 인식하는 계기도 되었다. 첫 주의 실험 ... 2. 기본 논리 게이트(NAND, NOR, XOR)제출일실험조조 원-결과 보고서-1.실험결과· 실험 1입력출력ABCDEFG ... 1에서는 74LS00 소자를 사하여 NAND 게이트의 동작특성을 확인하였다. 왼쪽 그림과 같은 회로도를 BreadBoard에 꾸몄으며, 측정과 예측 및 오류 수정의 편의를 위해 선

리포트 | 6페이지 | 1,000원 | 등록일 2008.04.08

다운로드 장바구니

이전10개 70 71 72 73 747576 77 78 79 다음10개

파워링크

신청하기