"단락회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

테브난의 정리 중첩의 원리 예비 중첩의 정리 전기기사 실기 테브난 노튼 정리 노턴의 정리 테브낭노튼

판매자 표지는 다운로드시 포함되지 않습니다.

"단락회로" 검색결과 1,421-1,440 / 4,578건

공통 소스 JFET 증폭기&공통 게이트 증폭기&차동증폭기 예비보고서

바이어스 값을 구해야 한다. 이를 위해 증폭기 회로 내에 있는 모든 캐패시터를 개방시킨 후 얻어지는 직류 등가 회로를 해석하야 한다.다음 그림은 공통 드레인 JFET증폭기에 대한 ... 과 같이 된다.VGS = VG VS = - ID Rs < 0위의 식으로부터 게이트-소스사이는 항상 역방향으로 바이어스됨을 알 수 있다.-교류해석(AC Analysis)교류등가회로 ... 를 얻기 위해서는 먼저 캐패시터의 리액턴스가 신호 주파수에 대해 충분히 작다는 가정하에 단락시키고, 다음으로 직류전압원의 내부저항을 0으로 가정하여 직류전압원을 접지시킨다. 이러

리포트 | 13페이지 | 1,000원 | 등록일 2017.01.26

다운로드 장바구니
전자세라믹스 - 세라믹관련발표, 바리스터

는 보호하고자 하는 부품이나 회로에 병렬로 연결하여 과도전압이 증가하면 낮은 저항 회로를 형성하여 과도전압이 더 이상 상승하는 것을 막아준다 .바리스터의 미세구조에서 ZnO 결정립 ... 전압이 입력전압의 최고치까지 저하하면 누설전류 증가로 인한 발열 발생 바리스터 전압을 가속적으로 저하시켜 결국 바리스터의 단락 발생 바리스터에 규정치 보다 높은 전압을 인가 ... 하면 마찬가지로 누설전류가 증가하고 바리스터의 단락 발생3. 바리스터 (VARISTOR) 장단점 바리스터의 장점 비용이 저렴하다 . 전력용량이 부피에 비례한다 . 소형화가 가능

리포트 | 10페이지 | 1,500원 | 등록일 2016.11.21

다운로드 장바구니
시립대 전자전기컴퓨터설계실험1 9주차 결과레포트

, V는, 단락회로 (로드 저항이 0임)을 유지할때, RTh은 VTh나누기 IAB이다.등가회로는 VTh전압의 전압원에 직렬로 연결된 저항 RTh이다.2번째 방정식은 아래처럼 계산할 수 ... 있다:a. 전압원은 단락회로로 전류원은 개회로로 치환한다.b. 로드회로를 가상의 저항값으로 치환하고 회로쪽으로 "바라본", 전체저항, R을 측정한다. 이것이 RTh이다.테브난 ... s5457mA0.194%노턴 정리 실험b.1) 그림 13의 회로를 구현하고 단락전류 를 측정한다.회로측정Simulation측정값오차율3.0mA3.0555mA1.85%b.2) b.1

리포트 | 26페이지 | 2,500원 | 등록일 2016.03.06

다운로드 장바구니
전기산업기사 및 전기기사에 출제되는 약어 및 기호

이 정정치 이하일 경우 경보 혹은 회로 차단27UCR부족전류계전기37교류부족전류계전기37A직류부족전류계전기37D역상 또는 불평형계전기46결상 또는 역상전압계전기47단락 / 지락 선택 ... Circuit Breaker공기차단기특고압용(66kV 이상) 차단기로 사용ACBAir Circuit Breaker기중차단기저압의 회로에 사용하는 차단기TrE여자용 변압기BBell ... Current Transformer영상변류기1차 전류에 발생되는 미세한 누전전류(5mA ~ 25mA)를 감지하여 2차 측에 유도되는 출력전압으로 전자회로부와 기구부를 동작시켜 감전

시험자료 | 9페이지 | 3,000원 | 등록일 2017.03.07 | 수정일 2018.12.17

다운로드 장바구니
RC 및 RL 미적분 회로 (결과)

%개방단락200kΩ0.002mu F0.4ms0.36ms10%단락단락100kΩ0.002mu F0.2ms0.2ms0%Table 16.2 RL 실험회로의 시상수스위치소자값시상수 τ (sec ... %단락단락100Ω10mH0.1ms0.068ms32%(1) RC 미분 실험 회로의 VR(t) 출력 파형00.001sec(2) RC 적분 실험 회로의 VC(t) 출력 파형00.001s ... 제출 일자2013년 11 월 26 일분 반 (조)2 분반 1 조학 번이 름실험 16 RC 및 RL 미적분 회로 (Korean Textbook)Table 16.1 RC 실험회로

리포트 | 3페이지 | 1,500원 | 등록일 2015.03.11

다운로드 장바구니
Thevenin 정리(기초전자학실험-결과, 고찰)

되었다. 실험이 끝나고 실험오차를 살펴보니 초기 회로구성과 단락하는데 문제가 있었다는 것을 알 수 있었다. 초기에I _{L}을 구할 때 실수로 저항과 전류계를 병렬로 연결했던 것 같 ... , 전압법칙으로 구했고,R _{N}은R _{L}을 단락시키고 전원도 제거한 상태에서 합성저항을 구하듯이 구했다.처음에는 Thevenin회로와 Norton회로 둘 다 전자학 수업 ... Wheastone bridge 회로와 그 등가회로에서의 부하전류의 비교회로에 사용한 저항의 측정값: 저항 1 5726 Ω, 저항 2 14799 Ω저항 3 2174 Ω, 저항 4 2943

리포트 | 2페이지 | 1,000원 | 등록일 2015.06.30

다운로드 장바구니
순시전압강하

순시전압강하1. 순시전압강하(Voltage Sag)의 정의1) 선로의 사고 및 기타 원인으로 전압강하가 발생할 경우 보호계전기로 사고전류를 검출하여차단기를 고속도로 개방해 회로 ... 으로 정전(1~2sec)2) 순시전압강하 대책가) 저압 계통에서의 대책a) 무효분 보상(SVC, DVR, Dynamic UPS)계통의 단락, 전동기 기동 등에 의한 전압강하를 무효 ... 분을 보상하여 전압 유지b) 콘덴서 설치로 전압 보상(DPI : Dip Proofing Inverter)단상 제어회로에 콘덴서를 설치하여 전압 보상c) 별도의 전원으로 배선- UPS

리포트 | 3페이지 | 1,000원 | 등록일 2017.10.30

다운로드 장바구니
디지털 로직 실험 D래치와 D플립플롭

, 단락 시킨 출력의 LED가 점등된다.실제 결선회로와 시뮬레이션에서 볼 수 있듯 녹색 LED 부분을 단락 시켰을 때, 황색 LED 부분을 단락 시켰을 때, 각각 해당하는 LED ... 로부터 게이트된(gated) D 래치 구성과 테스트.□ D 플립플롭의 테스트 및 래치와 플립플롭에 대한 몇 가지 응용 회로 조사.2. 사용 부품적색 LED녹색 LED7486 4조 ... ombinational logic) 회로는 출력이 완전히 입력에 의해서만 결정되는 회로이다. 순차 논리(sequential logic) 회로는 이전 상태에 관한 정보를 포함하고 있

리포트 | 8페이지 | 1,000원 | 등록일 2015.07.20 | 수정일 2015.07.29

다운로드 장바구니
mosfet을 이용한 2단증폭기4

_{DS}} over {Partial I _{D}} ={1} over {0} =INF●AC해석DC해석과는 반대로 커패시터를 모두 단락시키면 위 회로와 같이 볼 수 있다. 위 회로 ... 설계한 회로도 및 회로설명MOSFET을 이용한 2단 증폭기 회로도Gain 100배 이상Cutoff Frequency 1Mhz※ VDD 30V, 입력신호 진폭 100mV Sin ... wave 고정-회로설명위의 회로도는 MOSFET을 이용한 2단 증폭기 회로도로 1단 MOSFET 증폭기 2개를 결합하여 더 큰 증폭값을 얻을수 있는 회로도입니다. M1에서 첫 번

리포트 | 6페이지 | 1,500원 | 등록일 2017.11.17

다운로드 장바구니
[예레] ch01 다이오드기본실험 (1)

는 단락 회로처럼 동작할 것이다 ([그림1-3.(a)]). 이 때, forward bias되었으며, turn on 되었다고 한다. 즉, 이상적인 다이오드는 [그림1-2]의 전류-전압 ... 와 정공은 서로에 비교되지 않을 만큼 높은 (+)와 (-)에 의해 형성된 전기장에 의해 이동한다. 이 경우 저항이 거의 0 에 가까운 단락회로에 근사한 형태의 전압-전류특성 ... 예비 보고서다이오드 기본실험과 목 : 전자회로실험담당교수 : 이강윤 교수님담당조교 : 송창훈 조교님이철호 조교님조 원 : 이준호 (2010314284)이수철 (2011313229

리포트 | 9페이지 | 1,000원 | 등록일 2016.11.21

다운로드 장바구니
예비-실험10 클리퍼 실험11 클램퍼 실험12 배전압 회로

커패시터는 충전된다. 턴온되었을 때 다이오드는 단락 회로이므로 입력전압은 그대로 커패시터에 충전되어 같은 크기를 유지하며 피크치 까지 충전된다.방전과정- 감소하던 입력신호가 피크 ... 예비-실험10 클리퍼실험11 클램퍼실험12 배전압 회로실험10 클리퍼1. 실험 목적1) 다이오드 슬라이서를 예로 클리퍼의 동작을 이해한다.2) 바이어스전압의 변화에 따른 클리핑 ... 레벨의 변화를 측정한다.2. 관련 이론2.1 클리퍼 회로클리퍼는 신호의 일정한 레벨 위나 아래를 잘라내어 파형을 정형하는 회로를 말한다. 클리퍼는 리미터라고도 부르며, 클리퍼

리포트 | 9페이지 | 3,000원 | 등록일 2018.04.17

다운로드 장바구니
기초실험 및 설계(인하대전자) 바이어스 전류 측정 예비보고서

.입력 직류 오프셋 전압의 영향을 알아보기 위해 적분기 회로를 생가개 보자. 여기서 문제를 단순화하기 위해 입력신호를 단락 회로로 만들고, t = 0시간에서 커패시터에 걸리는 전압을 0으로 가정한 다음, 출력 전압을 시간의 함수로 나타내면 아래와 같다. ... 반전 적분기 회로는 작은 직류 전압이나 전류에 대해서도 포화에 민감하다. 이에 따라 연산 증폭기의 직류 오프셋이 적분기 회로의 동작에 미치는 영향(매우 극적)을 알아보려 한다

리포트 | 1페이지 | 1,000원 | 등록일 2015.11.27

다운로드 장바구니
중첩(예비)

한다. 이 전압은 V_TH이다.④ 회로에서 전원을 제거한다. AD사이에 도선을 연결하여 단락시킨다. ... 중첩의 원리(예비)--○ 실험 목적여러 개의 전원을 포함하는 선형 회로에서 각 전원이 각 소자에 미치는 영향을 따로 구하여 합하면 그 소자에 걸리는 전압 혹은 전류를 구할 수 있 ... ○ 실험순서1) 1 회로에 대한 측정① 각 저항의 크기를 측정하여 기록한다.② 회로를 기판에 구성한다.③ 전원을 Off 시킨 상태에서 부하쪽 단자에서 저항을 측정한다.④ 전원을 On

리포트 | 2페이지 | 1,000원 | 등록일 2016.05.30 | 수정일 2016.11.26

다운로드 장바구니
아주대학교 기초전기실험 DC파트 A+ 예비보고서 10 : Superposition Theorem (dc)

과 측정값을 비교해 본다.#. 실험 이론중첩원리여러 개의 전원을 갖는 임의의 선형수동회로에서 임의의 저항에 인가되는 전압과 흐르는 전류는 각 독립된 전원에 의한 전압과 전류의 대수 ... 적인 합은 같다,선형시스템에서는 모두 성립하지만 전력전자 또는 전자회로와 같은 비선형 소자들이 포함되어 있는 회로는 중첩의 원리가 성립하지 않는다.전압원과 전류원을 제거하는 방법 ... 전압원=0 하기 위해서 전압원을 단락 (Short)전류원=0 하기 위해서 전류원을 개방 (Open)이상적인 전압원과 전류원의 특성이상적인 전압원은 흐르는 전류와는 관계없이 일정

리포트 | 2페이지 | 1,000원 | 등록일 2016.07.09

다운로드 장바구니
기초실험 및 설계(인하대전자) 비반전증폭기 예비보고서

1. 가상단락연산 증폭기의 출력 단자와 반전 입력 단자 사이에 수동 소자를 접속하면 연산 증폭기에 부귀환이 걸린다. 부귀환은 두입력 단자 사이의 전압을 매우 작게, 이상 ... 적으로는 0이 되게 한다. 결과적으로 연산 증폭기의 차동입력을 항상 동일한 전압이 되도록 동작하는 것이며 이것을 가상단락이라 한다. 가상단락은 연산증폭기를 이해하는데 기본이 되는 특성이 ... 다.두 입력단자가 실제로 접속되어 있지 않지만, 입력 단자 사이의 전위차가 없기 때문에 접속되어 있다고 가정하고 회로를 간략화하면, 저항의 비만으로 증폭도를 결정할 수 있다.

리포트 | 1페이지 | 1,000원 | 등록일 2015.11.27

다운로드 장바구니
이론과 함께 하는 전자 회로 실험 계측 증폭기 실험

는 버퍼이다. (단락 열) 제거가 간단한 단일 이득 버퍼이다. 이 회로는 단순히 동일한 이득과, 그 상태에서 작동합니다. / 때문에 버퍼의 높은 입력 임피던스. 버퍼 이득은 부정적인 ... .3 이상적인 OP-Amp의 조건32. 동상 모드 제거율 (CMRR, Common Mode Rejection Ratio)43. 생체 계측 증폭기 54. 회로구성 및 응용분야 55 ... . 실험 1 76. 실험 2 97. 실험 3 111.연산 증폭기 ( OP-Amp )[그림 1] OP-Amp 회로의 도식 기호1) 연산 증폭기 ( Operational

리포트 | 15페이지 | 1,000원 | 등록일 2018.06.20 | 수정일 2018.09.15

다운로드 장바구니
17장예비-커패시터의 특징

)이다. 또한 용량성 리액턴스는 직류 회로에서는 오픈(Open)회로이나 교류 회로에서는 쇼트(Short), 즉 단락회로가 된다. 따라서 직류해석에서 V _{R}=0V이고, V ... 실험.17 커페시터의 특성[예비]1. 목적직류 회로에서 커패시터의 역할은 개방 회로와 같다. 교류 회로에서는 직류 회로에서의 저항과 같이 전류의 흐름을 방해하는 소자로 이용 ... 된다. 실험을 통하여 이러한 특성을 확인한다.2. 이론커패시터의 용량성 리액턴스X _{C}는 교류회로에서 전류의 흐름을 방해하는 정도를 나타낸다. 용량성 리액턴스의 단위는 옴(OMEGA

리포트 | 2페이지 | 1,000원 | 등록일 2016.05.30 | 수정일 2016.11.26

다운로드 장바구니
중첩의 원리 결과 레포트

213.97I33.316VR37.30I3-1.511VR3-3.32I31.806VR33.976.검토 및 토의이번 실험의 목적은 여러개의 전원을 포함하는 선형회로에서 각 전원이 각 ... 소자에 미치는 영향을 따로 구하여 합하면 그 소자에 걸리는 전압 혹은 전류를 구할 수 있다는 중첩의 원리를 이용하는 것이다. 먼저 중첩의 원리를 입증하기 위해 V2의 전원을 단락 ... 시켜서 각각의 전류와 전압을 계산하면 V1에 의한 전압과 전류 값이 나온다. 또한 V1의 전원을 단락시키고 각각의 전류와 전압을 계산하면 V2에 의한 전압과 전류 값이 나온다. 다음

리포트 | 1페이지 | 1,000원 | 등록일 2016.05.30 | 수정일 2016.11.26

다운로드 장바구니
울산대 예비전기 12장.중첩의 원리

예비 Report(회로12장)실험. 12장 : 중첩의 원리1. 실험 목적여러 개의 전원을 포함하는 선형 회로에서 각 전원이 각 소자에 미치는 영향을 따로 구하여 합하면 그 소자 ... 계4) 전류계5) 저항 820Ω 1개1.2kΩ 1개2.2kΩ 1개그림12-1. 두 개의 전류원을 가진 회로3. 이론그림12-2. 각 전원을 독립적으로 고려한 회로Ⅰ전원만을 독립 ... 적으로 할때의그림12-3. 각 전원을 독립적으로 고려한 회로Ⅱi _{b}전원만을 독립적으로 할때의i _{bx} = {1} over {1+7} i _{b}4. 실험 순서A1. 두 개

리포트 | 2페이지 | 1,000원 | 등록일 2015.09.06

다운로드 장바구니
재너다이오드bjt 증폭스위치기능npn pnp 보고서

, 콜렉터 3개의 단자 중 한 단자의 입력 신호를 통하여 다른 2개의 단자가 서로 연결되거나 개방되도록 제어한다. 전자회로에서 입력 신호 1 또는 0은 보통 트랜지스터의 베이스에 가해지는데 이는 콜렉터-에미터 접합부가 단락 또는 개방되도록 한다. ... 다이오드는 보통 정류작용을 하거나 역방향으로 전류가 흐르지 못 하게 하는 기능을 하는데 비해서 제너 다이오드는 역방향으로 흐르는 전류를 이용하여 회로를 더욱 안정되게 하는 중요

리포트 | 2페이지 | 3,000원 | 등록일 2017.07.07 | 수정일 2021.02.23

다운로드 장바구니

이전10개 67 68 69 70 717273 74 75 76 다음10개

파워링크

신청하기