"Pspice따라하기"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로실험 전자회로설계실습 전전설3 기초아날로그실험 oscillator 설계 pspice pn접합다이오드 pspice jfet 소신호 에미터

판매자 표지는 다운로드시 포함되지 않습니다.

"Pspice따라하기" 검색결과 1,381-1,400 / 1,809건

1단 Bypass Capacitor CE 증폭기 설계 결과 보고서

한PSpice Simulation108.결론111. 설계목적- 트랜지스터를 이용하여 Bypass capacitor CE증폭기를 설계하고, 또한 CE증폭기의 전압이득()이 80이 되 ... 지만, 디지털 회로로는 그다지 많은 종류는 사용하지 않는다. 디지털 회로 에서는 대부분 ON 또는 OFF 의 값을 취급하기 때문에, 트랜지스터의 증폭 특성 차이는 그다지 관계없기 때문이 ... 가 매우 적어 소전력 신호원을 접속하기가 용이하게 되어 있다.1) 직류해석아래의 그림은 전압분배 바이어스된 공통이미터 증폭기이다. 입력과 출력의 C1과 C3는 결합 커패시터라고 하

리포트 | 13페이지 | 2,000원 | 등록일 2010.12.21

다운로드 장바구니
결과레포트 - Thevenin, Norton의 등가회로와 중첩의 원리

를 00Ω에 흐르는 전류를 이론적으로 계산해 보면,을 구할 수 있다.* Discussion지금까지 실험결과와 PSpice시뮬레이션 결과, 그리고 Thevenin의 이론에 따른 결과 ... is결과도 12.74mA를 얻었다.* Discussion위에서 실제 측정 결과와 PSpice시뮬레이션 결과, Norton의 이론에 따라 계산한 결과와 비교해보았다. 그 결과 ... 1. 실험 목적* 본래의 상태로는 분석하기 어려운 복잡한 회로가 주어졌을 때 이를 하나의 전압/전류 소스와 등가저항으로 변환하여 쉽게 analysis를 할 수 있도록 도와주

리포트 | 9페이지 | 1,000원 | 등록일 2009.08.19

다운로드 장바구니
예비 BJT증폭기

은 곧,의 상승으로 이어진다.에서가의 상승에 있어 더 큰 비율로 증가하게 되고 따라서는 더 빠른 속도로 감소하게 된다.Pspice simulation을 해보면,I) V < 0.42 ... 가 상대적으로 더 커지므로에 따라 이 영역에서의가 매우 조금 더 작아지게 되는 것(이러한 변화 역시 무시할 수 있다.)을 제외하고는 큰 변화가 생기지 않는다.Pspice s ... 로 감소하게 됨을 예상해 볼 수 있다.Pspice simulation을 해보면,I) V < 0.5 ;도통되지 않으므로 cutoff 영역이다. 즉, Vo = 5VII) (대략) 0.5

리포트 | 9페이지 | 1,500원 | 등록일 2008.12.10

다운로드 장바구니
판매자 표지

실험1_부궤환 회로_예비

을 증가 시킨 후,을 주어진 값에 따라 변화시키면서 표를 완성한다.* 위상변화를 측정하기 위해 입력과 출력의 파형을 함께 관찰해야 하므로, 오실로스코프 의 채널 두 개를 동시에 사용 ... kHz의 파형을 인가한다.-을 주어진 값에 따라 변화시키면서 표를 완성한다.- 마찬가지로 입력전압과 출력전압의 위상차이를 측정하기 위해 오실로스코프의 채널 두 개를 동시에 사용한다. ... 고, 이 연산증폭기는 가감산, 적분, 상수곱하기와 같은 수학적 연산 기능을 할 수 있으며, 증폭기, 발진기 등으로 광범위하게 사용된다.연산증폭기는 위의 그림에서 알 수 있듯이 두

리포트 | 5페이지 | 1,000원 | 등록일 2011.07.05

다운로드 장바구니
아주대기전실 [결과]dc9,10장

에 따라 전류의 값도 다르므로 결국 병렬연결 저항은 양당의 전위차가 같으므로 각 저항에서의 전압의 값은 같다.(i) Fig 9.2와 table9.3에 관하여 E = V1 + V2 가 ... measured values of,, andin Table 9.9 (from Table 9.7). Then, using PSpice or Multisim, determine the same ... PSpice of Multisim9.41V9.4V5.04V5.00V4.36V4.5VHow do the results compare? Try to explain any

리포트 | 20페이지 | 2,500원 | 등록일 2011.01.14

다운로드 장바구니
MOSFET Current Source와 Source Follower 설계 예비보고서

의 drain의 전류는와 같이 얻어진다.- MOSFET의 gate전류는 거의 0A이므로은 저항 R을 따라 흐르고이므로와 같은 관계식을 얻을 수 있다.-가 역시 saturation 영역 ... 하는 것을 보장하기 위한의 전압조건- 위의 그래프는 current mirror의 전압-전류 특정 곡선으로의 조건을만족하게 되면 출력 전류가 거의 일정한 값으로 유지된다. 따라서 c ... ( PSpice 심볼 : 2N7000/FAI )을 사용한다.(a) 2N7000의 data sheet로부터 (1/2)(W/L)를 구하라. 사용한 수식 및 수치를 자세히 적어 제출하라

리포트 | 6페이지 | 1,000원 | 등록일 2009.03.18

다운로드 장바구니
실험3 전자통신기초실험 결과보고서 16. 공통 소스 JFET 증폭기, 17. 공통 드레인 증폭기

PSPICE 시뮬레이션값과 비교1. 이론적 해석 및 그래프 해석 위의 회로도는 교재의 회로를 P-Spice로 시뮬레이션을 해본결과이다. 의 그림에서는 아래의 파형이 입력전압의 파형이고 ... 그래프적인 방법으로g _{m}를 정확하게 구하기 힘들다.이번 실험은 ‘공통소스 증폭기’의 실험이었는데, 실험과 관련된 내용을 이론적으로 공부하기 전에 시뮬레이션을 먼저 해보 ... 하다는 사실을 알았다. 공통 이미터 증폭기와는 입력 임피던스의 크기가 크다는 점이 달랐지만, 회로의 구성을 바꿔줌에 따라 전압이득이 커지고 작아지는 특성은 비슷하다는 사실을 알 수 있

리포트 | 10페이지 | 2,500원 | 등록일 2014.12.06

다운로드 장바구니
디지털로직실험 8장 논리 회로 간소화

(least significant bit, LSB)를 나타내게 된다.2. 실험 보고서에 있는 그림 8-3의 카르노 맵을 완성하여라. ‘이론 요약'에서 설명한 규칙에 따라 출력의 1들을 그룹 ... 를 켤 수 있지만, HIGH는(400цA) 사양을 초과시킨다는 점을 기억하여라. 이 문제를 해결하기 위하여 출력을 반전시키고, LOW 논리 레벨에서 LED를 켜기 위해를 사용 ... 한다. 그림 8-4의 회로는 실험 순서 3의 표현식을 구현한 회로이긴 하지만, 출력은 전류를 유출(source)이 아닌 유입(sink)하기 위하여 반전되어 있다.5. 그림 8-4의 회로

리포트 | 7페이지 | 3,000원 | 등록일 2013.06.22

다운로드 장바구니
플립플롭 (Flip-Flop)

게 하기 위한 방법의 하나로 SR Flip-Flop의 두 입력을 결합하고 그 한쪽에 NOT 게이트를 삽입시킨 것이다.Quartus 와 pspice시뮬레이션 결과, FPGA보드 구현 ... 플롭의 회로는 과거의 주어진 정보(1,0)를 기억할 수 있다. 그리고 이 기억작용을 실현하기 위하여 NAND 회로나 NOR 회로에 FeedBack을 거는 수법이 사용된다. 플립플롭 ... 은 동작 조건에 따라 크게 두 종류로 구분된다.1) 비동기형 플립플롭Clock(clock) 신호와 동기화 되지 않는 플립플롭을 말한다. 비동기 플립플롭은 Latch와 Gated

리포트 | 29페이지 | 3,000원 | 등록일 2010.10.16

다운로드 장바구니
Full adder 와 Full subtracter 예비

gate)10) 저항 680Ω 5개11) LED(Light Emitting Diode) 5개12) 스위치 뱅크(5개 스위치) 2개4. 실험 방법각 실험의 회로도에 따라 회로 ... 대수 방정식에 의한 전가산기의 합과 전감산기의 차pspice 예상값그림 38-3 EOR 논리를 이용한 전가산기의 합과 전감산기의 차Pspice 예상값2) 전가산기의 캐리의 캐리 ... Pspice 예상값3) 반가산기로 구성된 전가산기그림 28-5 반가산기로 구성된 전가산기Pspice 예상값4) 2-비트 병렬 2진 가산기++합그림 28-6 2-비트 병렬 2진 가산기

리포트 | 13페이지 | 1,000원 | 등록일 2008.11.10

다운로드 장바구니
전기회로 설계 실습 9 LPF와 HPF 설계 결과 보고서

으로 보느냐에 따라 LPF가 될 수도 있고 HPF가 될 수도 있다. 예를 들면, 저항과 인덕터를 직렬 연결한 RL회로에서도 저항에 걸리는 전압을 출력으로 볼 경우 LPF가 되고 인덕터 ... 전압을 출력으로 볼 경우는 HPF가 된다. 이러한 회로의 주파수특성을 확인하기 위해서 위의 회로들을 설계한 후 실험을 통해 회로의 Frequency Response, 즉 주파수 ... 커패시터 : 10 nF 1개인덕터 : 10 mH 5 % 1개점퍼선 : 10 cm 5개4. 설계실습내용 및 분석● Scope를 사용할 때는 항상 실험 5에서 제시한 순서를 따라 초기조정

리포트 | 8페이지 | 1,000원 | 등록일 2013.10.06

다운로드 장바구니
#4 키르히호프의 법칙

하고, 유출되는 전류의부호는 (-)로 되며, 이에따라 “회로의 임의의 접속점으로 유입되는 전류와 유출되는 전류의대수합은 0이다”로 정의할 수도 있다.아래 그림에서 접속점 a를 중심으로 I ... 3//R4를 계산해 표에 기록한다.5. PSpice 시뮬레이션?시뮬레이션 할 내용 : 각 저항에(VR1,VR2,VR3//R4) 걸린 전압?시뮬레이션 조건 : Transient 해석 ... , run to time : 40ms?시뮬레이션 결과 : 각 저항에 걸린 전압이 인가한 전압(V = 5V)과 같은지 확인키르히호프의 전압법칙을 확인하기 위해서는 각 저항소자에 걸린

리포트 | 8페이지 | 3,000원 | 등록일 2011.06.20

다운로드 장바구니
캐스코드(CMOS CS Amp)설계

은 overdrive drive voltage를 갖게 되고 우리가 해석한 대에 따르면 0.36V정도이다.CS Amp의 DC 전달 특성을 계산하기 위하여 우리는 PSPICE에서을 0V부터 3 ... smith)의 부록 CD에서 주어지는 회로도 이며, 설계과제의 Simulation은 필요에 따라 새로운 회로의 구성과 Edit Pspice model에 의하여 Parameter ... 이 0.7V 이므로 0.33V는 saturation상태를 만들어 주기 위한가 될 수 없다. 따라서임을 알 수 있다. 이 값은 Q1과 Q2가 함께 saturation 상태에서 동작하기

리포트 | 15페이지 | 5,000원 | 등록일 2009.12.05

다운로드 장바구니
전자회로 실험보고서 - Pspice

Sweep analysis는 Pspice소스의 주파수 변화에 따른 회로의 반응을 계산 한다. 이 정보를 사용하여 Voltage와 위상을 포함한 Bode Plot을 출력할 수 있 ... 시뮬레이션은, 시간에 따른 변화를 관찰하는 시뮬레이션으로, 가장 기본적인 시뮬레이션 방식 이라고 할 수 있는데, delay time과 같은 시간 성분을 측정할 때 유리하다.Pspice ... < Pspice >1. 도입전기, 전자 및 디지털회로 등을 설계할 경우에는 회로 특성을 평가할 수 있는 정확한 방법이 필수적이다. 이러한 회로를 직접 제작하여 실험할 수도 있

리포트 | 9페이지 | 1,500원 | 등록일 2008.06.23 | 수정일 2019.04.12

다운로드 장바구니
[A+자료] OP앰프를 이용한 능동필터 보고서

에 대한 선택도가 좋아짐(Q>10 : 협대역, Q 지연시간이 주파수에 따라 비선형펄스입력시 오버슈트 특성의 출력O 체비쇼프 특성☞ 극점당 20dB/decade 이상의 롤-오프로 빠른 ... 경사가 요구될 때 사용통과대역에서 오버슈트 또는 리플이 있는 특성낮은 선형위상 응답O 베셀 특성☞ 위상천이가 선형적으로 증가펄스 입력에 따른 오버슈트가 거의 없음 -> 왜곡없이 펄스 ... , R2와 C2 : 고역 통과 응답3. 차수에 따른 응답 특성⑶ 수치적 해석☞ 버터워스 저역 통과 필터☞ 버터워스 고역 통과 필터① 임의의 R값(저역 필터), C값(고역 필터

리포트 | 29페이지 | 3,000원 | 등록일 2012.06.17

다운로드 장바구니
9조 post 8주 p-mos(CMOS Inverter)

아래와 같이 측정이 되었다. 이를 Table과 Graph로 나타내었다. Input Voltage가 0~5V로 변해 감에 따라, Vout은 1.5V이하까지는 'VDD'의 값이 나왔 ... , IS) : 0.2395 = 0.24mA Transistor에 흐르는 전류 측정 [2-2] 사전 보고서의 계산 값, PSPICE Simulation을 수행한 값과 비교하시오 ... 측정값은 0.24mA였다. 오차율은 이다. [2-3] Gate 전압 값인 2.5V를 회로에서 구현할 수 있는 방법에 대하여 고려하시오. Gate 전압을 2.5로 구현하기 위해서

리포트 | 10페이지 | 2,000원 | 등록일 2014.03.06 | 수정일 2025.04.11

다운로드 장바구니
중첩정리, 테브난과 노턴

하는 것이라고 생각한다.(3) 멀티테스터로 값을 측정할 때, 단자의 접촉상태에 따라 값이 일정하지 않고, 약간의 변동을 가져서 이론으로 계산한 값과 약간의 오차가 발생한 것이라고 생각한다.② 개선 방안(1) 전원장치를 통해 전압을 인가하기 전에 멀티테스터를 통해 mV 단위까지 정확히 ... 오.에 흐르는 전압과 전류를 측정하여 표 4.6에 기록하시오.5. 예비 보고서① PSpice를 이용하여 표 4.1의 결과 값을 구하시오.그림 4.9 -그림 4.9 -그림 4.9 ... -그림 4.9 -② 앞 실험절차 ⑥의 회로도부터 그림 4.10의 등가회로를 구성하는데필요한 테브닌 등가전압와 테브닌 등가저항를 이론적으로구하고 표 4.2에 기록하시오.③ PSpice

리포트 | 12페이지 | 1,000원 | 등록일 2009.12.10

다운로드 장바구니
설계 실습 1. Common-Source(CS) 증폭기와 Cascode 증폭기의 동작 특성 및 비교

특성, 이득 및 위상 관계에 관해 알아두고, 두 증폭기의 차이점에 대하여 비교한다.2. 실험 계획서 [Pspice를 이용한 사전 설계]3 dB BWGain(V/V)Common ... Source10 kHz ~ 20kHz65 dBCascode10 kHz ~ 200kHz65 dB(1) Pspice를 이용하여 NMOS Transistor(IRF540), R, C ... (Operating Point)을 설정하고, 이때의 Vgate, Vdrain, Idrain 을 기록하시오.- 증폭을 위해서 triode 영역을 동작점으로 잡아야 하기 때문에 R9와 R10

리포트 | 11페이지 | 1,000원 | 등록일 2009.11.08

다운로드 장바구니
pspice로 opamp, rlc를 이용한 필터설계

2011-2 회로망PSPICE로 OP-AMP, RLC를 이용한 필터설계최종보고서전공전자공학학번이름1. 필터의 종류2. 수동 필터 및 능동 필터수동필터- R, L, C의 수동 소자 ... 로 구성- 전력이득이 없음- 1MHz이상에서 사용하고 동조하기 어렵다?능동필터- R, L, C OpAMP로 구성- 전력이득을 가짐- 1MHz이하에서 사용하고 동조하기 쉽다수동필터 ... : nR,L,C로 구성 n전력이득이 없음 n1MHz이상에서 사용하고 동조하기 어렵다 n차수n= (L+C)의 합 n능동필터: nR,C,OpAMP로 구성 n전력이득을 가짐 n1MHz이하

리포트 | 6페이지 | 3,000원 | 등록일 2012.01.26

다운로드 장바구니
Notch Filter 설계 ,, Twin-T Notch Filter

point 가 58, 62Hz 였는데 실제 회로를 설계 했을 때 , 예상했던 점에서 전압강하를 발견할 수 없었습니다 . 회로의 전압 모습은 주파수에 따라 대략의 High Pass ... 18원인 및 확인결과 회로도 Pspice 시뮬레이션 결과 Cut Off 주파수가 48Hz, 72Hz 로 나왔는데 , 실제 실험으로 하였을 때는 Cut Off 주파수는 22.5Hz ... 270 옴으로 가정 ) 2. Notch Filter 설계 20실험 종료 및 느낀점 처음 프로젝트 수행시작 후 RC 다단 필터를 설계하기 위해서 회로이론 수업시간에 배운 내용과 , 교

리포트 | 24페이지 | 2,000원 | 등록일 2009.12.14

다운로드 장바구니

이전10개 65 66 67 68 697071 72 73 74 다음10개

파워링크

신청하기