"논리회로보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

ram 결과보고서 실험12 멀티플렉서 논리함수 기초 논리 회로 fpga 프로젝트 논리회로실험2 텀프로젝트 회로 vhdl 스탑워치

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로보고서" 검색결과 1,321-1,340 / 2,330건

직렬 및 병렬 다이오드 구조

-7.pdf" http://www.redrok.com/Diode_Germanium_1N34A_0.05A_DO-7.pdf결과보고서 전자회로설계및실험1 실험일: 2016 년 3 월 14 일 ... 어려운 점은 없었으나 계산 값을 적을 때 계산을 어떤 식으로 해야 하는지 처음 좀 덤벙거렸다. 예비보고서를 작성하면서 나름 다이오드에 관해서 자세히 조사를 했다고 생각했으나 익숙하지 ... 실험 제목 : 직렬 및 병렬 다이오드 구조요약문각각 구성한 회로에서 다이오드의 문턱전압을 측정하고 또 그 문턱전압에 따른 회로의 다른 소자들의 전압과 전류를 측정하였다. 또한

리포트 | 9페이지 | 1,000원 | 등록일 2016.06.17

다운로드 장바구니
전자회로실험) 결과보고서12. Digital Logic

결과보고서실험12. Digital Logic1.결과값V1(V)Vo(V)04.9650.02V1(V)V2(V)Vo(V)005.13050.01344500.01344550.01344[표 ... 었다. Inverter 와 Not gate는 1학년 2학기에 논리회로 시간에 배웠다.그 방법은 Saturation과 Cut off로, BTJ의 중요 특성인 Forward

리포트 | 2페이지 | 1,000원 | 등록일 2017.05.01

다운로드 장바구니
디지털 로직 실험 디멀티플렉서를 이용한 조합 논리

에는 적색불이 켜진다.1. 실험 보고서의 그림 13-6에 미완성의 회로도가 있다. 74LS139A는 상태 디코더이고반전 입력 NOR 게이트로 그려진 AND 게이트는 출력 논리를 만든 ... 실험 13 디멀티플렉서를 이용한 조합 논리1. 실험 목표□ 디멀티플렉서를 이용한 다중 출력 조합 논리 회로의 설계.□ 오실로스코프를 아용하여 카운터-디코더 회로의 타이밍 ... _3)으로 이동시켜라. 이에 대한 출력이 상태 출력BARS_0,BARS_1,BARS_2,BARS_3가 된다. 실험 보고서의 그림 13-8에 타이밍 다이어그램을 그려라.4. 데이터

리포트 | 7페이지 | 1,000원 | 등록일 2015.07.20

다운로드 장바구니
7-segment를 이용한 숫자 출력 프로젝트 최종 보고서

7-segment를 이용한 숫자 출력- 논리회로 실험 -목차1. 서론1.1 7segment의 종류1.2 7-Segment의 제어1.3 사용 소자 DATA SHEET2. 회로 설계 ... 하여 0~9까지 표현되는 논리 회로를 설계 하였다. binary 스위치를 이용하여 0~9까지의 값을 각각 0000~1001로 입력하였고, 7-segment에서 출력이 표현되도록 회로 ... 논리회로로 쉽게 구성할 수 있다.1.3 사용 IC 소자IC 7404INVERTERIC 74082-IN-ANDIC 74113-IN-ANDIC 74214-IN-ANDIC 74322

리포트 | 12페이지 | 2,000원 | 등록일 2013.12.22

다운로드 장바구니
실험2. CMOS 회로의 전기적 특성

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015.09.25과목명: 논리회로실험(결과보고서)교수명: 최연익교수님 ... 분 반: 금요일 원천관 334호학 번:성 명:결과보고서실험2. CMOS 회로의 전기적 특성실험결과실험1. Inverter의 입출력 특성 확인1)위의 회로를 구성한다.2 ... 에서는 CMOS회로의 가장 기본적인 회로 인버터 게이트를 통해 논리 레벨 및 CMOS회로의 기본적인 구성과 동작방식 또한 저항성과 용량성 부하와 그로 인해 나타나는 지연시간까지 전체

리포트 | 11페이지 | 2,500원 | 등록일 2015.12.21

다운로드 장바구니
한국-미국 철강 세이프가드 분쟁

한다는 것이며, 단어의 의미상 논리적(reasoned)이라는 의미는 logical로 해석되며, 따라서 ‘logical basis’가 ITC 보고서의 결론에 대한 토대를 이루고 있 ... 할 뿐이며, 판결 이유에 대한 명백한 설명을 요구하고 있지 않다고 주장했다 미국의 협정3.1조 해석은 ITC가 보고서에서 결정의 ‘logical basis'정도를 나타낼 것을 요구 ... 이 증가하면서 대형 철강사들의 가격 결정력은 더욱 약화되었다. 더욱이 90년대에 들어서서는 mini-mill(철광석과 연료탄을 녹여 쇳물을 뽑아내는 고로와 달리, 고철을 녹여 쇳물

리포트 | 19페이지 | 2,000원 | 등록일 2018.04.30

다운로드 장바구니
컴퓨터의이해

가 들어 있는 QR코드를 만들어서 보고서에 첨부하라. QR코드는 네이버, 다음 등의 포털사이트에서 ‘QR코드 만들기’를 검색하여 무료로 만들 수 있는 사이트를 이용할 수 있다.≡ 목차 ... (main memory), 산술과 논리 연산 등을 처리하는 연산논리장치(arithmetic and logical unit)와 이들 사이의 데이터 전송을 담당하는 버스(bus)로 구성 ... 속力裝置] (두산백과)(4) 기억장치컴퓨터의 기억장치로 최초에 등장한 것은 초음파와 수은탱크에 의한 지연회로(遲延回路)이며, 이보다 약간 늦게 브라운관에 의한 정전(靜電)기억장치

방송통신대 | 10페이지 | 3,000원 | 등록일 2017.04.06

다운로드 장바구니
기초회로실험(디지털 게이트의 전기적 특성 결과)

6. 결과 보고서※각 항목에 반드시 검토 및 토의 내용을 작성하여 제출할 것.실험번호제출일제출자실험조학번이름71) VIL, VIH, VOL, VOH 각각의 값입력과 출력 측정X ... NML = 2.974V3) Y와 Y'에 흐르는 전류값 = 0.01mA실험 논리 회로Y와 Y'에 흐르는 전압 측정값* 검토 및 토의 사항이번 실험은 TTL 7400 NAND 게이트 ... 를 이용한 실험이였다. NAND 게이트는 두 입력이 HIGH일 때 출력은 LOW로 출력되고 입력이 LOW일 때 출력이 HIGH로 출력되는 논리회로이다. 함수발생기를 이용하여 0∼5V

리포트 | 2페이지 | 1,000원 | 등록일 2015.10.01

다운로드 장바구니
디지털 로직 실험 가산기와 크기비교기

순서1. 실험 보고서에 있는 그림 11-2는 2진/Excess-3 코드 변환 회로의 일부분만 완성한 회로도이다. 이 회로는 2진 입력 수에 0011이나 1001을 더하는 것을 제외 ... 되어 있는 입력을 어떻게 연결할지를 결정하고, 회로도를 완성하여라.2. 회로도로부터 회로를 구성하여라. 실험 보고서의 표 11-5 진리표에 있는 모든 가능한 입력을 테스트 ... 는 논리값 0을 가지게 되어 불이 항상 꺼진다.b. 7483A의 와 입력에서 어떤 전압 레벨이 측정될 것으로 예상되는가?일반적인 BCD 회로에서 B₂와 B₃는 입력된 값이 9보다 클

리포트 | 14페이지 | 1,000원 | 등록일 2015.07.20 | 수정일 2015.07.29

다운로드 장바구니
실험4예비 MUX&DMX

한다.2. 이론MUX는 디지털통신의 다중화장치인 Multiplexer의 약자로, 여러 입력 신호 중 선택제어 신호에 의해 어느 하나의 입력신호를 출력신호에 전달하는 데이터 선택 논리 ... 회로이다. 주로 원격지에 위치한 다수의 단말을 하나의 통신회선에 집약하여 센터측 호스트 컴퓨터에 연결하는 용도로 사용한다. STDM MUX와 TDM MUX가 주로 데이터통신에 이용 ... . 요약1) MultiplexerEnable 입력을 갖는 4-Input Multiplexer를 74HC20과 74HC04를 이용하여 다음회로와 같이 구성한다. 여기서, E

리포트 | 5페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
[예비보고서(자료조사)] Half Adder, Full Adder, Half Subtracter, Full Subtracter(가산기, 감산기)

예비 보고서(Full Adder, Half Adder, Subtracter)1. 실습 목표Half Adder, Full Adder와 가산기에 대해서 각자 하는 역할과 어떻게 구성 ... 는 2개의 2진수 X, Y 논리변수를 더하여 합(Sum)과 캐리(Carry)를 산출하기 위한 조합 논리회로이다.[Half Adder 진리표]XYSC*************101진리표 ... 를 통하여 논리식을 구하면, 다음과 같다.S = X’Y + XY’ = X?YC = XY논리식을 통해 논리 회로를 그리면 다음과 같다.위 논리식은 XOR을 쓰지 않고 만들었기 때문

리포트 | 6페이지 | 1,000원 | 등록일 2015.06.05

다운로드 장바구니
논리회로실험. 실험6. Latch & Flip-Flop

요일도와 실제 실험 회로 비교.- 예비보고서의 결선도에서Q,{bar{Q}}의 표시가 안되있는데 8번핀과 11번핀이 각각Q,{bar{Q}} 이다.- 인에이블 S-R 래치를 구성하기위해 ... (t-1)0110:Reset1011:Set1111XX0Q(t-1)실험2. 인에이블 D 래치1. 예비보고서의 결선도와 실제 실험회로 비교- 인에이블 D 래치는 첫 번째 실험 S-R래치 ... 에서 R 대신{bar{S}}가 입력되는 회로이다. 즉 NOT 게이트 하나가 추가 된다.- 예비보고서의 결선도에서Q와{bar{Q}}가 표시가 안되어 있는데 S-R래치에서와 같은 각각

리포트 | 13페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
디지털로직실험 디멀티플렉서 레포트

에는 녹색불이, 부도로에는 적색불이 켜진다.1. 실험 보고서의 그림 13-6에 미완성의 회로도가 있다. 74LS139A는 상태 디코더이고 반전 입력 NOR 게이트로 그려진 AND 게이트 ... 디지털로직 실험-실험 디멀티플렉서를 이용한 조합 논리-실험목표디멀티플렉서를 이용한 다중 출력 조합 논리 회로의 설계오실로스코프를 이용하여 카운터-디코더 회로의 타이밍 다이어그램 ... 출력 논리도 액티브-LOW(0)이어야 한다. 이 점을 제외하고 동작은 동일하다.실험순서교통 신호 디코더이번 실험에서의 회로는 ‘이론 요약’에서 설명한 바와 같이 교통 신호 제어

리포트 | 10페이지 | 3,000원 | 등록일 2015.06.03

다운로드 장바구니
실험4결과 MUX&DMX

결과가 같아짐을 짐작할 수 있다.실험에서 만든 Demultiplexer는 4X1인 단순한 형태이다. 단순 논리 소자를 이용한 회로와 IC를 사용한 결과 모두 예상과 들어맞았다.3 ... X1 Multiplexer와 1X4 Demultiplexer를 구성하는 것에 착안, 두 논리 회로를 breadboard에 따로 구성한 후, 같은 Select signal을 줄 수 ... 0 0 1 0) (1 1 0 0 0 1)위와 같은 회로 전체를 대신하는 74HC139를 사용하여 같은 회로를 구성하였다. 출력 Y0~Y3이 NOT gate를 통과한 듯

리포트 | 6페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
결과보고서 #4 - 디코더, 엔코더 설계

: A반 4조학 번 : 2011311307, 2011314184이 름 : 김영관, 김윤섭제 출 일 : 2015. 04. 08논리회로설계 실험 결과보고서 #4실험 1. 디코더, 엔 ... 과 목 : 논리회로설계실험과 제 명 : #4 디코더, 엔코더 설계 (결과)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조

리포트 | 6페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
전자공학과 디지털 회로 및 실험설계 텀프로젝트 간이 전압계입니다.

디지털회로 실험 및 설계Term Project 최종 보고서학 과 : 전자공학과과 목 : 디지털회로 실험 및 설계팀 원 :담당교수 :보고서 제출일 : 2015년 6 월 7 일목차1 ... 을 측정 할 수 있는 간이 전압계2. 제작 동기디지털회로 실험 및 설계 강의를 들으면서 우리가 배웠던 논리게이트, 여러 가지 플립플롭, 멀티플렉서, 디멀티플렉서, FND, 카운터 등 ... 었고 작품구상에 들어가게 되었다.3. 팀원 구성 및 역할학 과이름역 할전자공학과임종호회로구성 및 납땜, 외관전자공학과김정호외관 담당전자공학과신현재부품조달 및 정보검색4. 사용부품

리포트 | 9페이지 | 2,000원 | 등록일 2016.04.06 | 수정일 2017.05.23

다운로드 장바구니
실험1결과 Basic Gates

)}ABXYZ00101010101011111111(0 0) (0 1)(1 0) (1 1)3가지 종류의 칩을 사용해 회로를 만드는 실험이었다. 입력은 A와 B, 출력은 X, Y, Z이 ... 다. 붉은색 발광 다이오드를 사용해 출력값의 on/off 상태를 바로 나타낼 수 있도록 회로를 구성하였다.2. 고찰실험1) 3-input gate 만들기하나의 칩을 bread board ... 에 꼽은 후 도선을 적절히 연결하여 동작하게 회로를 만들었다. 미리 작성한 L1과 L2값을 나타낸 진리표와 결과를 비교하였을 때 정확하게 일치함을 알 수 있었다. Power s

리포트 | 5페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
아주대 논리회로실험 실험예비3 가산기와 감산기(Adder & Subtractor)

실험 3. 가산기와 감산기(Adder & Subtractor) 예비보고서● 이론(1) 반가산기(Half adder)두 개의 2진수를 더하여 합(Sum) S 와 자리 올림 ... (Carry) C를 출력하는 조합논리 회로입력출력xyCS0*************10(2) 전가산기(Full adder)두 개의 2진수와 아랫자리의 자리 올림을 더하여 합(Sum) S ... 와 자리 올림(Carry) C를 출력하는 조합논리 회로입력출력xyzCS0000000101010010111010001101101101011111(3) 반감산기(Half-s

리포트 | 8페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
[대충] 예비 가산기와 ALU 그리고 조합논리회로 응용

디지털공학실험(예비보고서)실험 : 가산기와 ALU 그리고조합논리회로 응용1. 실험 목적반가산기와 전가산기의 원리를 이해하고, 설계를 통해 조합논리회로의 설계방법을 공부한다.상용 ... 할 수 있다.●74181 ALU의 동작74181은 산술 및 논리연산기능을 하나의 칩 안에서 동작되도록 만들어진 집적회로이다. 모드선택 단자 M이 ‘H’일 경우 논리연산을 수행 ... 를 출력하는 가산기를 반가산기라고 하며, 이때 두 개의 수 A, B를 합해서 나온 합과 자리올림이 발생한다.②전가산기두 개의 이진수와 아래 자리에서 발생한 자리올림수를 더해주는 회로

리포트 | 4페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
[대충] 예비 진리표

디지털공학실험(예비보고서)실험 : 진리표1. 실험 목적부울대수의 기본 논리 연산과 정리를 이해한다. 논리회로를 이용하여 논리식을 표현하고, 회로를 간략화하는 방법을 공부한다. 드 ... ^)B=A+B③드모르강의 정리●정리1 : (A+B+C+...)^=A^·B^·C^·...●정리2 : (A·B·C·...)^=A^+B^+C^+...④조합논리회로 설계조합논리회로는 입력 ... 의 조합에 의해서만 출력이 결정되는 회로이다. 조합논리회로를 설계하기 위해서는 우선 설계하려는 회로의 기능을 입력출력관계에 대한 논리식으로 표현하여야 한다. 이 때 모든 경우의 입력

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니

이전10개 62 63 64 65 666768 69 70 71 다음10개

파워링크

신청하기