"전압안정화 회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

555 타이머 비안정 555 타이머 전기기사 bjt 바이어스 회로 전기회로설계실습 모듈형 요약 전자회로실험 2 stage op amp 랩뷰 써미스터 op amp 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"전압안정화 회로" 검색결과 1,261-1,280 / 6,037건

[전기기사 필기] 회로이론 및 제어공학 정리

I_m over 2제 2장 기본 교류회로1) 단일소자· 저항- 전압, 전류와 동위상 ·Z = R · 인덕턴스- 전류가 전압보다 위상90 DEG 뒤짐(늦음) (지상)-Z = j w ... L (유도성 리액턴스)· 커패시턴스- 전압이 전류보다 위상90 DEG 앞섬 (빠름) (진상)-Z = 1 over jwC2) 직렬회로· R-L 직렬- 임피던스Z = R+jX_L =R ... 행한 반직선 벡터 궤적 (1상한)제 6장 선형회로망1) 중첩의 정리· 다수의 독립 전압원 및 전류원을 포함하는 회로· 어떤 지로에 흐르는 전류는 각각 전원이 단독으로 존재할 때

시험자료 | 7페이지 | 1,500원 | 등록일 2019.08.10

다운로드 장바구니
판매자 표지

제4장 연산 증폭기 회로 결과보고서

의 출력 전압의 크기를 각각 +15V와 -15V가 되게 설정하라. 모든 실험에서 실험 회로를 변경할 때는 전원 공급기의 전원을 항상 꺼야 한다.2) 전원 공급기의 전원을 끄고 그림 ... 4.7의 회로를 구성하라. 1번과 5번 단자에 연결된 가변 저항기는 지금은 연결하지 않는다.3) 전원을 공급하고 멀티미터로 출력 직류 전압을 측정하라. 이 전압이 바로 연산 증폭 ... 25mA최대 출력 전압R_L GEQ2k OMEGA+-10+-1313.1V단위 이득 대역폭1MHz슬루율R_L GEQ2k OMEGA0.50.693V/ mus안정 시간R_L GEQ2k

리포트 | 9페이지 | 1,500원 | 등록일 2020.02.07 | 수정일 2020.02.11

다운로드 장바구니
아주대학교 전자회로실험 실험2 전류-전압 변환회로 결과보고서

임피던스가 매우 높아, 전압을 측정 하는 동안 회로가 안정적으로 작동하며, OP-AMP 내부로 전류가 흐르지 않게 되는 되고, 이에 따라 저항 R에 입력전압이 걸리게 되어 출력 전류 ... REPORT실험2. 전류-전압 변환회로 결과보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전 ... V전압 변환기< 실험 과정 >1. 그림의 전류-전압 변환기 회로를 구성하라.2. 입력 전류가 0.1mA가 되도록 가변저항을 조정하라.3. 출력 전압을 읽어 표에 그 값을 기록하라

리포트 | 9페이지 | 1,500원 | 등록일 2020.05.30 | 수정일 2020.06.08

다운로드 장바구니
국민대학교 자동차융합실험 회로이론 및 센서 설계 만점 보고서

테브난-노턴정리1. 실험 목적1) 회로의 분석에 사용되는 테브난과 노턴의 정리를 이해하고 응용하는 능력을 키운다.2) 테브난 실험 회로도를 설계하여 전압원과 전류원의 등가회로 ... 회로는 로드셀에 하중이 작용하여 변형률이 발생한 경우 스트레인 게이지의 저항 변화량이 뤼트스톤 브릿지에 의해서 전압 변화량의 값으로 환산하는 기능을 한다.1) 스트레인 게이지 ... (jump wire)3. 이론1) 테브난정리와 노턴정리그림 1과 같이 직류전원의 양단에 가변저항기를 연결하여 RL 을 0에서부터 ∞까지 변화시키면서 전원 양단의 전압과 전류를 측정

시험자료 | 16페이지 | 3,000원 | 등록일 2020.01.06

다운로드 장바구니
공조냉동기계산업기사 필기 2012~2017, 전기제어공학

가 다른 금속으로 폐회로를 만들어 두 접속점에 온도를 다르게 하면 전류가 흐르게 되는 것-예) 전압변화용 센서●계측기 선택시 고려사항 : 정확성, 신뢰성, 신속성, 안정도, 내구성 ... 의 전압을 조정●배리스터 : 서지전압에 대한 회로 보호용, 계전기 접점의 아크를 소거할 목적●전기자 반작용의 영향 : 절연내력↑, (자속크기·유기기전력)↓, 자기중성축의 이동●제어요소 ... 의 용도 : 압연, 제지, 권선, 송풍●옴의법칙 :전류A = 전압(V) over 저항(Ω), 전류세기는 전압에 비례●콘덴서만의 회로에서 전압과 전류의 위상관계 : 전압이 전류

시험자료 | 6페이지 | 1,500원 | 등록일 2019.02.09

다운로드 장바구니
장비 개꿀 자료

의 집게손가락 : 자기장 (자기력선) 의 방향왼손의 가운데손가락 : 전류의 방향평활회로맥류파형을 평활한직류로만드는회로정전압회로더욱안정된전압요구VHF:30~300MHZ→직접파,지표반사 ... , 구동장치내장형정류회로로 전압을 흘려보내는데 일정치 않으면 조절해주는 회로-안정화회로HSI(수평상황지시계)는 자이로의 무슨 성질을 이용?-강직성회로에 작용하는 원리가 아닌것은?-렌츠? ... 장치 다.항행장치 라.방빙장치9.코일에서 1초에 4A에서 6A이되는 전류가 흐를 때 전압이 40V인 코일의 인덕턴스는?가.10H 나.20H 다.40H 라.80H10.병렬회로에 대한

시험자료 | 7페이지 | 1,500원 | 등록일 2019.07.29

다운로드 장바구니
6주차 결과보고서- 전압분배 공통에미터, 콜렉터 증폭기

적합하지 않다. 전압분배 바이어스는 베이스 바이어스 회로에 비하여R _{1`,`} R _{2} 저항에 의해 입력 임피던스가 낮아지는 결과를 초래한다. 하지만 회로의 안정을 가져오 ... 12019' 전자회로 실험 및 설계2019년 전자회로 실험 및 설계6주차 실험보고서전압분배 공통 에미터, 콜렉터 증폭기 111. 실험결과(1)부하저항이 없는 경우그림 11-7 ... 을 얻거나 측정하지 못한데서 오는 오차라 생각한다.검 토 사 항①에미터 공통 베이스 바이어스 회로의 입력 임피던스 에서와 마찬가지로 에미터 공통 전압분배 바이어스 회로의 입력 임피던스

리포트 | 10페이지 | 2,000원 | 등록일 2020.01.02 | 수정일 2020.09.21

다운로드 장바구니
전자종합설계

DC(직류)를 입력으로 해서 안정화된 DC를 출력하는 회로를 DC-DC 컨버터라고 한다. DC 입력으로는 교류전압을 정류하고 필터를 거쳐서 얻어진 DC 링크와 태양광 연료전지 등 ... 이 있다. 이러한 입력은 변동 폭이 일정한데, 이 입력을 안정화된 DC 출력으로 변환하는 회로가 DC-DC 컨버터이다. DC-DC 컨버터는 DC 전력을 사용하는 다양한 곳에서 이용 ... 컨버터는 크게 비절연형 DC-DC 컨버터와 절연형 DC-DC 컨버터로 구분된다. 비절연형 DC-DC 컨버터는 입력과 출력을 전기적으로 절연되지 않는 회로이고, 절연형 DC-DC

리포트 | 7페이지 | 3,000원 | 등록일 2019.11.30

다운로드 장바구니
나노화학실험 DSSC 예비보고서

circuit current) : 회로가 던절된 상태(외부 저항이 없는 상태)에서 빛을 받았을 때 나타나는 전류밀도. 전압이 0(V=0)일 때 가장 큰 전류 밀도Fill factor(FF ... 문제의 심각성이 증가하고 있음원자력 발전의 경우, 파괴력이 커 안정성 면에서 논란이 됨[1.2] 광전효과-Photoelectric effect : 금속 표면에 특정진동수(문턱진동 ... .Forward biased : P형 부분에 +전압을, N형 부분에 -전압을 걸어주는 경우이다. 이렇게 하면 P영역에 있는 정공과, N영역에 있는 전자가 접합면 쪽으로 끌려온다. 따라서

리포트 | 8페이지 | 4,500원 | 등록일 2020.06.30 | 수정일 2020.07.05

다운로드 장바구니
판매자 표지

실험 10. 신호 발생기와 오실로스코프 사용법 예비&결과보고서

, GND, AC를 선택할 수있다. GND를 선택한 경우에는 외부에서 인가된 전압과 상관없이 영 전압이내부 회로에 입력으로 인가되므로 화면에는 수평선이 나타난다. 이는 수직 위치조절기 ... 으며 출력 단자의 내선은 접지선을 기준으로 하여신호 전압을 발생시킨다. 그러므로 접지선은 신호를 가하고자 하는 회로 또는계측기의 접지에 연결하고, 내선은 신호를 가하고자 하는 점 ... 의 직류 옵셋 전압이 측정하고자 하는 회로의 정상적인 동작에영향을 미칠 수 있으므로 출력 직류 옵셋을 적절히 맞추어 주거나 결합 커패시터를사용하여 교류 신호만을 전달하여야 한다

리포트 | 7페이지 | 1,500원 | 등록일 2020.02.12

다운로드 장바구니
(9~10주차)TR DC Bias

가 적합하며, 그 반대인 베타의 값에 둔감하고 안정적인 회로를 꾸미려면 Voltage Divider회로를 활용하여야 한다. 이를 통하여 안정적인 출력을 얻기 위해서는 Q포인트 ... 의 equivalent circuit을 실험을 통해 알아내기.실험결과실험 1 : Fixed-bias(β의 변화에 따른 IC, VCE의 변화,실험결과분석 : 위의 회로도는 Fixed bias ... 를 나타낸 것이고. 인가전압 Vcc : 9V 일때 Ic는 1mA,Vce가 5V가 나오도록 저항을 설계하는 실험이었다. KVL을 이용하면 로 계산할 수 있다. Ic와 Vce를 대입

리포트 | 6페이지 | 1,500원 | 등록일 2020.02.22 | 수정일 2020.05.14

다운로드 장바구니
실험(1)디지털 논리회로 프로젝트 Door-Lock 설계

를 구현하였다. 이렇게 함으로써 좀 더 효율적으로 회로를 구성할 수 있었다.(7) Capacitor의 사용이유회로에 사용한 전지는 9V전지 이다. 이는 DC전압으로 Regulator ... 를 사용하여 5V로 전압강하를 시켜준 뒤 Vcc에 연결하였다. 이때 사용된 Capacitor는 전압이 일정치 않고 튀는 전압을 안정시켜주고, Schmitt Trigger에 연결 ... 된 Capacitor는 전압이 급격하게 변하지 않는 Capacitor의 특성을 이용한 것이다.5. 전체 회로도완성된 Door-Lock 회로6. 전체 회로 평가(1) Logic Works

리포트 | 14페이지 | 10,000원 | 등록일 2020.01.03 | 수정일 2020.10.07

다운로드 장바구니
제너다이오드의 로우딩 , 반파정류회로 예비보고서

}} over {R _{L}} 만큼의 전류가 흐르게 된다.이 회로에서처럼 제너다이오드가 전압안정화 소자로서의 기능을 하기 위해서는 항복전압(V _{Z})보다 큰 전압(V _{S ... 안정화 회로이다.그러나 부하저항의 크기가 중요시 되는 이유는 부하 전류가 일정 크기이상 올라가게 되면 항복전압(V _{Z})이 일정하게 유지될 수 없기에 부하저항의 크기가 일정 ... 므로 제너다이오드가 망가질 수 있는데 그것을 막아주는 역할을 한다.그리고 이 회로에서는 부하저항R _{L}의 크기에 관계없이 항복전압(V _{Z})이 일정하게 유지된다. 이것이 바로 전압

리포트 | 8페이지 | 1,000원 | 등록일 2019.05.10

다운로드 장바구니
555timer

으로 었을 때 단일 펄스파형을 출력하는 회로이다. [그림4]은 일반적인 단안정 회로도를 나타낸 것이다. 단발로서의 동작을 살펴보면 트리거가 인가되기 전에 출력전압V _{out}은 로우 ... 1. 실험목적555 timer에 대해서 알아보고 이를 이용한 단안정 회로와 Not gate의 작동을 실험해본다.2. 실험이론(1) 555 timer IC그림 1 555 timer ... 되어 단발은 다른 트리거가 인가될 때까지 안정상태인V _{out}은 로우 상태가 된다.그림 5 단안정 회로 동작 파형도[그림5]은 단안정 회로의 동작으로 만들어지는 파형이다. 첫 번

리포트 | 11페이지 | 1,500원 | 등록일 2019.03.23

다운로드 장바구니
기초실험1 OP-AMP를 이용한 기본 증폭 예비보고서

이다. 저항, 커패시터, 다이오드 등 연산증폭기의 외부회로에 붙은 몇 가지 소자를 바꿈으로써 여러 가지 선형 또는 비선형 동작을 안정되게 행할 수 있다.OP-AMP는 가장 널리 ... 예 비 보 고 서실험 제목OP-AMP를 이용한 기본 증폭※실험 목적: 본 실험은 가장 많이 사용되는 연산 증폭기의 일종인 OP-AMP를 이용하여 기본적인 증폭 회로를 구성하고 그 ... 쓰이는 아날로그 IC로 두 개의 입력단자와 한 개의 출력 단자, (+)와 (-)의 전원단자로 이루어져 있고 그 ‘전압 이득’(출력 신호 전압 레벨과 입력 신호 전압 레벨의 차

리포트 | 3페이지 | 1,000원 | 등록일 2019.10.10

다운로드 장바구니
9주차 결과보고서- 공통 게이트 증폭기

게이트 증폭기① 그림 18-4의 회로를 결선하여라.② 접지에 대한V _{D} ,`V _{S} ,`V _{G} 전압을 측정하여 표 18-1에 기입하여라.③ 측정된 전압값을 사용하여V ... -5의 회로를 결선하여라.측정값: RL=9.852kΩ② 전압이득1. 전압이득을 계산하여라.A _{V} =r _{L} /r' _{S} =(R _{D} //R _{L} )r' _{S ... 변화하는가를 설명하여라.→ ID가 커질수록 r's는 작아지게 된다.④ 공통 드레인 증폭기 회로의 전력이득은 왜 낮은가?→ 전압 이득과 입력 임피던스가 낮기 때문에 전력이득이 낮

리포트 | 4페이지 | 2,000원 | 등록일 2020.01.02 | 수정일 2020.09.21

다운로드 장바구니
9주차 결과보고서- 공통게이트증폭기

게이트 증폭기① 그림 18-4의 회로를 결선하여라.② 접지에 대한V _{D} ,`V _{S} ,`V _{G} 전압을 측정하여 표 18-1에 기입하여라.③ 측정된 전압값을 사용하여V ... -5의 회로를 결선하여라.측정값: RL=9.852kΩ② 전압이득1. 전압이득을 계산하여라.A _{V} =r _{L} /r' _{S} =(R _{D} //R _{L} )r' _{S ... 변화하는가를 설명하여라.→ ID가 커질수록 r's는 작아지게 된다.④ 공통 드레인 증폭기 회로의 전력이득은 왜 낮은가?→ 전압 이득과 입력 임피던스가 낮기 때문에 전력이득이 낮

리포트 | 4페이지 | 2,000원 | 등록일 2020.01.02 | 수정일 2020.09.21

다운로드 장바구니
[보고서1등] 증폭기(Amplifier) 실험 (결과) [A+] 아주대 기계공학기초실험

기의 회로(3) 비반전증폭기 (Non-Inverting amplifier)비반전 증폭기는 부귀환이 사용되어 전압이득을 수동소자(저하) 만으로 안정시키고 입력 임피더스를 증가 ... {R _{1}} 를 보면 -(반전) 이 되지 않는 것을 볼 수 있다.- 비 반전 증폭기의 회로(3) 차동 증폭기 (Differential amplifier)두 입력 신호의 전압차 ... 에 조사한다.④ 이상이 없는 것을 확인한 후 전원공급장치의 플러스와 마이너스 전압을 증폭기 회로의 전원 단자에 연결하고 접지선을 회로의 접지 단자에 연결한다.⑤ 함수발생기로±1V

리포트 | 10페이지 | 3,000원 | 등록일 2019.09.05

다운로드 장바구니
[예비레포트] 10장 BJT의 이미터 및 컬렉터 귀환 바이어스

으므로 Q점 안정된다2.컬렉터 귀환 회로와 같이 컬렉터 귀환 바이어스 회로를 실험 9의 고정 바이어스와 비교한다면 전자에서 베이스 저항은 고정 전압 VCC에 연결된 것이 아니 ... 감소.→ v) IB 감소.→ vi) IC 감소 (IC 증가분이 복구).→ vii) RC 양단의 전압 감소.→ ∴ VC 감소분이 복구→ Q점 안정화.실험회로 및 시뮬레이션 결과이미터 ... 라 트랜지스터의 컬렉터 단자에 연결되어 있다. 그러므로 컬렉터 귀환 구조에서 베이스 저항에 걸리는 전압은 컬렉터 전압과 컬렉터 전류의 함수이다. 특히 이 회로는 출력 변수가 증가 또는

리포트 | 9페이지 | 1,000원 | 등록일 2019.07.03

다운로드 장바구니
CMOS-TTL interface 예비보고서

며 소비전력이 크고, 좁은 작동 전압 범위 때문에 집적회로에 맞지 않고, CMOS에 비해 동적 안정성이 높고 파괴 내량이 크다. CMOS는 내부회로가 FET로 구성되어 있는 IC이 ... 도 있다. 이외에도 CMOS회로의 장점으로는 잡음여유도가 큰 점, 소자의 크기가 적어 실장밀도가 높고, 공급전압의 폭이 넓은 점 등이다. (b)에는 NAND 게이트 회로로, 두 개 ... 회로는 inverter로서 (a)에 있는 바와 같이 p-channel FET와 n-channel FET로 구성된다. VDD는 +3~18[V]사이이고, low level은 0[V

리포트 | 4페이지 | 1,000원 | 등록일 2019.10.17

다운로드 장바구니

이전10개 59 60 61 62 636465 66 67 68 다음10개

파워링크

신청하기