"논리회로실험 결과보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl moore mealy 디지털 논리 설계 FPGA 타이머 ram 결과보고서 Shift Register 보고서 ALU Shift Register 스톱워치 7447 설계 logic works

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 결과보고서" 검색결과 1,201-1,220 / 1,359건

디지털 연산회로 실험

실험결과보고서실험일자 : 2008.05.21(수)정돈상태 : 양호추가실험일자 : 2008.05.21(수)정돈상태 : 양호제 출 일 자 : 2008.05.28(수)지정좌석번호 ... 6. 디지털 연산회로 실험1. 목적논리게이트 사용한 연산의 원리를 이해하고, 이진법 연산을 수행하는 반가산기 및 전가산기의 회로의 동작을 확인한다.2. 이론○ 반가산기- 2개의 2 ... 고찰이번 실습은 논리게이트를 사용한 연산의 원리를 이해하고, 이진법 연산을 수행하는 반가산기와 전가산기의 회로 동작을 확인하는 것이었다. 이번 실습에서는 이론공부를 하기 전에 실험

리포트 | 6페이지 | 1,000원 | 등록일 2008.05.28

다운로드 장바구니
디지털논리회로실습 - 제 9장 대소비교 회로와 부호변환 회로

디지털회로실험예비 보고서(제 9장 대소비교 회로와 부호변환 회로)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 9장 대소비교 회로와 부호변환 회로1. 실험 목적 ... 들을 근거로 하여 논리 회로도를 그리고, 그 회로를 구성하여 각각의 입력 값에 따른 측정 결과 값을 [표 B]에 기입함.모의실험에서의 출력 결과 값을 넣었습니다.4번을 비워두 ... 및 기본 개념대소비교 회로, 일치회로 및 부호변환 회로를 설계하고, 각 회로의 구성 및 동작특성을 실험을 통하여 이해하고 응용 능력을 기른다.2. 실험 과정, 회로도 및 타이밍

리포트 | 14페이지 | 1,500원 | 등록일 2008.12.08

다운로드 장바구니
디지털전자실험 - counter 회로

디지털회로 실험 결과 보고서목적Flip-Flop 을 이용한 동기식(synchronous)카운터와 비동기식(asynchronous)카운터[=리플(ripple)카운터] 회로를 구성 ... 은 꼭서 Q0~Q3의 논리 상태를 측정하여 결과를 기입한다.위 실험 3-1와 거의 비슷한 회로를 구성하며 한 가지 틀린 점은 CLR 쪽에 Q1 과 Q3 를 NAND 하여 CLR 쪽 ... ounter)논리상태 확인용 : LED, FND실험 3-1 4-bit 비동기식 업 카운터 회로회로도설치방법위의 그림과 같이 4개의 J-K 플립플롭(2개의 7476)을 이용하여 4

리포트 | 12페이지 | 2,000원 | 등록일 2009.01.30

다운로드 장바구니
감산기 결과보고서

실험제목: 감산기(결과보고서)- 목 차 -1. 예비조사 및 실험 내용의 이해1.1 감산기(Adding Machine)란?1.1.1 반감산기(half-subtracter ; H.S ... .S)1.4 구동방식 (VHDL)1.4.1 반감산기(half-subtracter ; H.S)1.4.2 전감산기(full subtracter ; F.S)2. 실험내용 및 결과0.0 ... ; F.S) -3. 결과 검토 및 의견1. 예비조사 및 실험내용의 이해1.1 감산기란?1.1.1 반감산기(half-subtracter ; H.S)한 자리인 2진수를 뺄셈하여 차

리포트 | 17페이지 | 1,500원 | 등록일 2009.05.03

다운로드 장바구니
[논리회로실험] Basic Gates (예비)

1. 실험목표1) 기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대해 알아본다.2) logic회로에서의 Boolean equation ... ) Truth table을 이용하여 연산의 결과 값을 예측할 수 있다.(5) 인터넷의 검색엔진이나 논리적 연산이 필요한 경우에 사용된다.(6) 괄호가 없을 경우 NOT연산을 먼저 실행 ... 한다.(7) 불린 연산자의 표기방법{구 분실험에서의 표기다른 표기법의 미AND& ,연언CONJUNTIONOR+선언DISJUNTIONNOT￣∼ , － , ￢부정NEGATION논리연산자

리포트 | 15페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
산술연산논리회로

예비보고서실 험 주 제 :실험5. 산술연산 논리회로과 목 :디지털회로실험학 번 :분 반 :이 름 :1.실험 제목산술논리연산회로(ALU)2.관련이론산술논리연산장치(ALU ... : Arithmetic Logic Unit)는 여러가지 산술연산과 논리연산을 수행하는 회로를 말한다. 산술연산을 위한 가장 기본적인 요소는 이진병렬가산기로서 여러 개의 전가산기 회로를 연결 ... 하여 만들어진다. 논리연산을 위한 가장 기본적인 요소는 AND, OR, NOT 등의 연산이며, 논리연산은 특정자리의 계산 결과가 다음자리 계산에 영향을 미치는 산술연산과는 달리

리포트 | 5페이지 | 1,000원 | 등록일 2008.09.20

다운로드 장바구니
판매자 표지

9.DAC & ADC[결과]

-결과 보고서-1. 실험결과(1) D/A converter- 위의 D/A converter회로에서 7490 IC 소자를 사용하는데 이 소자는 2진 카운터와 5진 카운터가 내장 ... 을 시뮬레이션 하면 위의 파형과 같이 사각파가 출력되어 디지털로 표현한다. -3.5V가 -4.5V보다 크므로 -3.5V일 때 비교기의 출력값이 논리적으로 1이 되는 구간이 더 길다.2. 실험 ... 결론 및 고찰- 이번 실험은 D/A 컨버터와 A/D 컨버터 회로의 구성과 동작 원리를 이해하는 실험이었다. D/A, A/D 컨버터는 말 그대로 디지털 신호를 아날로그 신호로, 아날로있었다.

리포트 | 10페이지 | 2,000원 | 등록일 2011.07.05

다운로드 장바구니
디지털공학실험 플립플롭 예비보고서

예비 보고서날 짜학 과학 번이 름실 험 조실험조원Flip Flop1.제목 : flip-flop2.목적 : 순서논리회로의 기반이 되는 flip-flop을 RS, D, T, JK ... 표4.실험순서(1) 디지털 실험기판 위에 7400 NAND 게이트를 이용하여 RS flip-flop 회로 (a)를 구성하고 데이터 스위치로 S, R 의 논리 상태를 표 1과 같이 ... ) 7400 NAND 게이트를 이용하여 회로 (c)를 구성하고 데이터 스위치로 S, R, CLK의 논리 상태를 표 2와 같이 변화시키면서 오실로스코프로 Q와의 논리상태를 확인하여 표

리포트 | 4페이지 | 1,000원 | 등록일 2009.03.27

다운로드 장바구니
[기초회로실험]휘스톤브릿지 결과보고서

결과보고서1. 실험제목 : 휘트스톤 브리지 실험2. 실험목적휘트스톤 브리지 회로에 대해서 이해하고 휘트스톤 브리지 회로를 이용하여 미지 저항 값과 저항의 변화를 전압으로 환산 ... 의 돌린 각도와와의관계를 비교한다.7. 실험 결과,,,,절대값회로에서의 저항값0.9870.6871.0020.6951.0010.6921.0160.701값.절대값 : 0.9850=0 ... 의 변화를 전압의 변화를 이용하여 측정하게 된다.4.회로도 및 결선도5. 실험 장치와 부품Digital trainer : 1DMM : 1고정저항(1k) : 3가변저항 : 16. 실험

리포트 | 4페이지 | 1,000원 | 등록일 2008.12.24

다운로드 장바구니
디지털논리회로실험 - 제 10장 플립플롭

디지털회로실험예비 보고서(제 10장 플립플롭)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 10장 플립플롭1. 실험 목적 및 기본 개념기억소자로서의 플립플롭 ... 의 기본개념을 이해하고 각종 플립플롭의 원리 및 동작 특성을 실험을 통하여 이해함.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사2.1 플립플롭의 이론순차 논리 ... 이 변한다면 플립플롭 회로가 원치 않는 결과 를 낼 수도 있다.※ 검토 및 고찰은 실험하는 도중에 느낀 점, 의견, 기타사항 등의 내용제 10장 플립플롭 회로 모의 실험을 하

리포트 | 14페이지 | 1,500원 | 등록일 2008.12.08

다운로드 장바구니
기본논리 게이트와 그 응용(사전보고서/결과보고서)

기본논리 게이트와 그 응용사전보고서/결과보고서과목디지털회로실험목적?AND, OR, NOT 게이트의 동작 특성을 이해한다.??조합논리 게이트의 구성을 가능케 한다.???논리소자 ... .9811104.420.0211114.420.02(A?B)+(A?B) = X X = Y 혼합게이트 결선회로분석 및 토의1학기때 배웠던 기본 논리 게이트에 대하여 실험을 통하여 익힐 수 ... 있는 실험이었다. 그리고 이번 실험과정을 통하여 이론상으로만 알고 있었던 기본논리게이트에 대하여 그 이론을 확인하는 계기가 되었다. 이론과 같은 결과값을 보였고 과정도 별 문제

리포트 | 7페이지 | 1,000원 | 등록일 2007.11.24

다운로드 장바구니
Lab-8. ADC/DAC 준비보고서

마이크로 프로세서실험 및 설계준비 보고서Lab-8. ADC/DAC1. ATmeg128의 ADC 기능에 대해 설명하라.AVR ADC의 Charicteristic? 10-bit ... 다.(VREF=VGND~VCC, 내부기준전압 2.56V)?ADC 내부 회로 구성.?ADC 관련 레지스터ADMUX(ADC Multiplexer Selection Register ... 한다.????????ADCH/L (ADC Data Register) :? ADC의 변환결과를 저장한다.ADLAR=0??ADLAR=1??A/D 컨버터의 동작??? - 단일변환 모드

리포트 | 10페이지 | 1,000원 | 등록일 2010.06.24

다운로드 장바구니
실험예비보고서 2주차 논리게이트 NAND/NOR/XOR

실험예비보고서 2주차1. NAND logic의 특성NAND 회로는 AND 회로의 출력 단자에 NOT 회로를 접속하여 AND 회로의 동작을 부정한 출력을 얻는 회로이다. 이 회로 ... 는 모든 입력 단자에 HIGH가 입력되었을 때만 출력 단자에 0을 출력한다. 여기서 NAND회로를 보면 AND논리를 부정하는 상호 부정 회로라는 것을 알 수 있다. 이를 식으로 보 ... 게 된다. 즉 이 NOR 회로는 OR 논리를 부정하는 결합 부정 회로이다. 이를 식으로 나타내면 X=A+B'(A or B bar)이다.AXBA=0, B=0 = X=1A=0, B=1

리포트 | 3페이지 | 1,500원 | 등록일 2008.11.08

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 I-예비,결과 보고서

Verilog 및 Quartus II를 이용한 논리회로 설계 실습 I실험1 예비보고서① 3-to-8 line decoder의 동작에 대하여 조사하고 다음의 진리표를 완성하시오. ... 이 편하고 쉬우나, 좀 더 익숙해지면 behavioral modeling로 하는 편이 Compile했을 때 에러가 나면 디버그하기 쉽고 편하다.실험1 결과보고서1) Verilog ... 로 회로를 설계하여 각각의 and gate에서 8개의 output으로 신호가 출력되도록 설계하였다.? 실험 1)과 2)의 실험의 simulation 파형을 비교하시오.

리포트 | 8페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
예비실험보고서1장

실험예비보고서 1주차1. and logic의 특성AND 회로는 두 개 이상의 게이트 0과 1개의 출력 단자를 갖고 모든 입력 단자에 1을 출력하는 회로이다. AND 회로는 접점 ... 다. AND회로는 A와 B를 곱한 논리 회로이기 때문에 그 결과는 아래와 같이 나온다.AXBA=0, B=0 = X=0A=0, B=1 = X=0A=1, B=0 = X=0A=1, B=1 ... = X=1AND 회로기호진리표2. or logic의 특성OR 회로는 2개 이상의 입력 단자와 1개의 출력 단자를 갖는다. 그리고 적어도 1개의 입력 단자에 1이 입력되면 결과로 1

리포트 | 2페이지 | 1,500원 | 등록일 2008.11.08

다운로드 장바구니
디지털논리회로실험 - 제 5장 기본연산회로

디지털회로실험예비 보고서(제 5장 기본 연산회로)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 5장 기본 연산회로1. 실험 목적 및 기본 개념실험 목적: 연산 ... 가산기 반감산기와 전감산기에 대해 알아 보았습니다.전가산기의 진리표로 간략화한 부울 함수를 이용하여 만든 회로 와 반가산기를 이용한회로의 결과 값은 같았습니다. 오늘 실험으로 디지털 ... 회로의 기초가 되는 반가산기, 전가산기, 반감산기, 전감산기의 구성 및동작 특성을 실험을 통하여 이해하며 학습한다.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및

리포트 | 12페이지 | 1,500원 | 등록일 2008.11.28

다운로드 장바구니
예비08_RAM

실험8 예비보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶 ... 하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.11.08 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 기억 소자의 동작을 실험을 통해 확인한다.II. 이론 및 유의사항◆ RAM (Random Access Memory)RAM은 정보를 저장하거나 저장된 정보를 읽어낼 수 있는 기억장치

리포트 | 5페이지 | 3,000원 | 등록일 2010.11.10

다운로드 장바구니
디지털전자실험 - 연산회로

디지털회로 실험 결과 보고서실험 9-1 반가산기(Half-Adder)A ＋ BAB입력회로(a)반가산기BAS(Sum : 합)C(Carry : 자리올림)*************101 ... , 14핀 - VCC )⑥ 회로 연결시 각 핀 번호를 헷갈리지 않도록 유의한다.실험 결과 및 이론과 비교전가산기는 반가산기와 달리 2개의 입력 비트와(A, B) 캐리 입력 비트를 더 ... - VCC )⑥ 회로 연결시 각 핀 번호를 헷갈리지 않도록 유의한다.실험 결과 및 이론과 비교반감산기는 Difference(D)의 출력은 XOR 게이트를 통과하므로 입력 A, B

리포트 | 5페이지 | 1,500원 | 등록일 2009.01.30

다운로드 장바구니
기본논리게이트 실험

실험결과보고서실험일자 : 2008.3.26(수)정돈상태 : 양호추가실험일자 :정돈상태 : 양호제 출 일 자 : 2008.4.2(수)지정좌석번호 :실습태도 : 양호과 제 완 성 ... 도 : 양호학부 :메카트로닉스공학부전공 :제어시스템공학과학년 :3학년학번 :성명 :실험제목실험2. 기본 논리게이트 실험실험2. 기본 논리게이트 실험1. 목적AND, OR, NOT ... , NAND, NOR 및 XOR 게이트의 기본 논리 기능을 이해하고 실험을 통하여 기본 게이트의 동작 특성 및 응용에 대하여 이해한다.2. 이론(1) AND게이트- 모든 입력이 1

리포트 | 6페이지 | 1,000원 | 등록일 2008.04.28

다운로드 장바구니
Nand 연산을 이용한 Xor 게이트 구현과 간단한 Adder 구현

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부작성자 :고려대 ... 한 XOR GATE설계2. FULL-ADDER설계실험결과□ 실험과정1. Quartus Ⅱ 4.0 프로그램을 실행한다.2. New Project를 만들어, 디렉토리 경로와 프로젝트 ... 설계▶ 회로 분석- 이 회로는 xor 게이트를 논리 게이트를 이용해서 구현해 놓은 것이다.- 기존의 nand게이트를 4개를 적절한 연관성을 이 용하여 연결하여 구현하였다.- 이

리포트 | 5페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니

이전10개 56 57 58 59 606162 63 64 65 다음10개

파워링크

신청하기