"논리회로 및 실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 레포트 verilog 계산기 두더지 잡기 FPGA 사칙연산 논리 디지털공학실험 7 세그먼트 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 및 실험" 검색결과 1,181-1,200 / 3,409건

디지털공학실험 (JK플립플롭 및 비동기식카운터)

결과 레포트디지털공학실험( JK플립플롭 및 비동기식 카운터 실험 )과 목 명디지털공학실험이 름학 과담당 교수실험 일자제출 일자결과 보고서1. 실험 목표- 플립플롭의 기본 개념 ... 을 이해하고 JK플립플롭의 원리 및 동작 특성을 이해하며 JK플립플롭 회로를 직접 Breadboard에 구성한다.- 여러 가지 비동기식 카운터의 개념을 이해하고 이 ... 를 Breadboard에 구성한다.2. 관련 이론(1) 클록- 클록이란?: 논리회로를 사용한 연산을 시간적으로 양자화하기 위한 신호이다. 논리소자의 동작속도는 무한대가 아니라 그들을 조합한 논리회로

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2019.01.23

다운로드 장바구니
디지털공학실험 (래치회로 및 SR, D플립플롭)

결과 레포트디지털공학실험( 래치회로 및 SR, D플립플롭 실험 )과 목 명디지털공학실험이 름담당 교수실험 일자제출 일자결과 보고서1. 실험 목표- 기억소자로서 래치의 기본 개념 ... 을 이해하고 SR래치 및 SR, D플립플롭의 원리 및 동작 특성을 이해하는데 목적을 둔다.- 기본논리게이트를 응용하여 래치와 플립플롭 회로를 Breadboard에 구성한다.2. 관련 ... 이론(1) 클록이란?- 논리회로를 사용한 연산을 시간적으로 양자화하기 위한 신호이다. 논리소자의 동작속도는 무한대가 아니라 그들을 조합한 논리회로에서는 입력이 주어지고 있

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2019.01.23

다운로드 장바구니
기초전자실험 1주차 레포트 (오실로스코프 및 전자기기 사용법)

은 범위까지 가변→회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 됨.-디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공하여 분석이 용이.구조함수발생기 ... 로 바꾸어 주는 장치를 의미.-220V → 트랜스(필요한 전압을 얻고, 절연을 하여 감전을 막아줌) → 정류회로(교류를 맥류로 바뀜)→ 평활회로(맥류를 직류로 바꾸어줌) → 정전압회로및 ... 기초전자실험 예비레포트실험목적 : 오실로스코프, 함수발생기, 브레드보드, 파워서플라이, 디지털 멀티미터(DMM) 에 대한 전반적인 이해(정의와 원리)를 통한 사용법을 익히기 위함

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2020.05.29 | 수정일 2020.11.20

다운로드 장바구니
flip flop 레포트

실험-#1실험순서1.브레드보드에 논리게이트를 이용하여 아래의 회로를 구성하시오.14번핀:+5V7번핀:GND2. E,J,K의 상태를 다음의 표와 같이 변화시키며, 출력 상태를 기록 ... ↓1111↓1110↓1111flip flop-#2실험순서1.브레드보드에 논리게이트를 이용하여 아래의 회로를 구성하시오.4번핀:+5V11번핀:GND2. CP 상태를 다음과 같이 설정 ... 과 같이 설정하여 입력시키며 출력 상태를 기록하시오.pspice 값5.실험 결과에 대한 고찰이번 실험을 통해 순차논리회로 S-R flip flop, D flip flop, J-K

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2018.11.02 | 수정일 2020.01.22

다운로드 장바구니
판매자 표지

[전기실험]디지털 공학 실험 레포트 1장(문제풀이)

2가 개방되어 있으면 LIGHT는 OFF이다.L=SW1+SW2+SW1+SW1·SW216. 모든 입력이 HIGH일 때만 출력이 HIGH가 되는 논리회로가 있다. 이것은 어떤 논리회로 ... 인가?AND 게이트17. 한 개의 입력이 HIGH이고, 다른 하나의 입력이 LOW일 때, 출력이 LOW인 2-입력 논리회로가 있다. 어떤 논리회로인가?AND 게이트18. 한 개 ... 의 입력이 HIGH이고, 다른 하나의 입력이 LOW일 때, 출력이 HIGH인 2-입력 논리회로가 있 다. 어떤 논리회로인가?OR 게이트1-4절 시스템 개념19. 그림 1-63의 입

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2020.04.20

다운로드 장바구니
멀티플랙서와 디멀티플랙서 레포트

멀티플렉서와 디멀티플렉서1. 실험목적? 멀티플렉서의 의미와 동작 이해? 디멀티플렉서의 의미와 동작 이해? 멀티플렉서와 디멀티플렉서의 응용 회로 이해2. 배경이론Ⅰ.멀티플렉서1 ... , 하지만 출력(M)과 선택기(N)와의 관계는 항상 M=2 ^{N}이 성립한다.3. 실험?진리표 및 실험결과?논리식입력신호선택신호출력신호I _{0}I _{1}SYXX0I _{0}XX1 ... I _{1}⑥ 회로도(1)2 TIMES 1 MUX를 설계하고 실험 후 그 결과를 확인하시오. 또한 E(enable)단자를 적용할 수 있도록 회로를 수정하시오.㉮진리표입력신호선택신호

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2019.06.21

다운로드 장바구니
플리플롭 결과보고서

+50+5001.56mV4.9615V+5+5+5+5500Hz500Hz6. 분석 및 결론이번 실험은 논리회로 시간에 배웠던 SR latch와 JK Flip-Flop이 어떻게 진행 ... 회로실험(1)플립 플롭대학학과담당교수학번/이름실험 일시2019.05.151. 실험 제목2. 목적 및 목표3. 관련 이론4. 실험 과정5. 실험 결과6. 분석 및 결론1. 실험 ... 제목플립 플롭2. 목적 및 목표브래드 보드에 회로를 구성하고 오실로스코프, 함수발생기를 사용하여 플립플롭의 동작을 알아보자!!3. 관련 이론4. 실험 과정그림1과 같이 NAND

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2019.09.23 | 수정일 2019.09.24

다운로드 장바구니
한국국방연구원 전기직 합격 자기소개서

회로 및 설비의 운용원리에 대한 지식이 필요할 것입니다. 이 때문에 저는 4년간의 대학생활 동안 전기회로, 전기회로 및 실험, 전자회로 등의 과목을 수강하며 전기설비영역 전반에 관한 ... 었습니다.먼저 전기회로라는 과목에서 전기회로를 구성하는 기초 소자의 성질을 익혔고 회로방정식 및 회로의 신호 해석 등을 다루며 전기전자시스템의 해석과 설계를 위한 기초지식을 쌓았 ... 습니다. 그리고 곧바로 전기회로실험과목을 이수하여 실제 회로 구성에 필요한 전기회로의 기본 성질과 회로 구성 시 일어나는 문제를 실험하였습니다. 저는 이러한 이론과 실험과목의 연이은 학습

Non-Ai HUMAN
| 자기소개서 | 6페이지 | 3,000원 | 등록일 2020.11.16

다운로드 장바구니
실험보고서 양식

기초전자전기실험 보고서: PLC제어▶ 과목명: 기초전자전기실험▶ 전공: 기계공학부▶ 분반:▶ 학번:▶ 이름:▶ 실험날짜:I. 실험목적1. RLC 직렬 및 병렬 회로를 직접 구성 ... 에 대 하여 알아본다.II. 실험 이론1. RLC 회로 : p2. 아날로그 제어와 PLC제어 비교III. 실험순서 및 방법1. R2. R3. P4.5.6.7.IV. 실험결과1. 래더 ... 해본다.2. RLC 회로의 임피던스, 어드미턴스, 리액턴스, 위상각, 공진주파수에 대하여 알아 본다.3. 오실로스코프와 함수 발생기를 이용하여 직렬 및 병렬 공진회로와 공진 특성

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2020.01.04

다운로드 장바구니
판매자 표지

<A+> 부울대수의 정리 실험보고서 (예비, 결과)

)의 기본적인 공리와 정리를 이해하고 증명한다.부울대수식을 이용한 논리회로의 간략화 및 논리식 표현을 익힌다.다양한 논리회로를 부울대수식으로 표현하는 능력을 배양한다.실험 이론 :부울 ... 한다.부울대수식을 이용한 논리회로의 간략화 및 논리식 표현을 익힌다.다양한 논리회로를 부울대수식으로 표현하는 능력을 배양한다.실험 과정 및 결과이번 실험에서는 브래드 보드상에 AND ... 5. 드모르간의 법칙실험 방법AND게이트와 OR게이트를 이용하여 회로를 구성한다.공급전압을 DC +5V로 설정하고, 전압을 확인한다브레드보드에 IC를 부착하고 14번 핀에 전원

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2018.11.10

다운로드 장바구니
RS-Latch와 D-Latch

의 정보를 데이터가 바뀌기 전까지 계속 유지하는 회로이다. 따라서 출력 Q을 0 또는 1로 상태전이가 필요하다. 래치 종류에 따라 입력은 한개 또는 두개를 사용한다. 논리 회로 ... latch① NOR(7402), AND(7408) 및 INV(7404, 실제에서는 7402의 남은 gate를 쓰는 것이 편리하다.)를 사용하여 그림 2와 같이 회로를 꾸민다. D ... RS-Latch 및 D-LatchA. 목적- RS latch 및 D latch의 동작 및 그 특성을 알아본다.B. 이론· LatchLatch는 플립플롭의 한 종류이며, 한 비트

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2019.06.25 | 수정일 2021.06.28

다운로드 장바구니
2018학년도 1학년 1학기 컴퓨터의이해 중간과제물

된 명령어에 따라 작업을 지시하는 제어장치 및 산술연산과 논리연산을 수행하는 산술논리연산장치로 구성되어 있다. 제어장치는 컴퓨터 시스템 전체를 지시, 감독하며 조정하는 역할을 하 ... 고 산술논리연산장치는 가, 감, 승, 제와 같은 산술명령을 수행하는 데 필요한 전자회로가 있으며, 또한 두 수의 크기를 비교하고 비교된 결과를 가리키는 논리명령을 수행하는 데 필요 ... 이다. 데이터가 입력되는 방법과 입력장치에 따라 다양하게 입력할 수 있다. 컴퓨터에 데이터가 입력되는 방법과 입력매체 및 특성을 요약해서 표로 만들면 다음과 같다.내 데스크톱 PC

Non-Ai HUMAN
| 방송통신대 | 5페이지 | 3,000원 | 등록일 2019.11.26 | 수정일 2019.12.02

다운로드 장바구니
기초전자회로실험1 2주차 rlc 수동소자와 ttl ic 결렙

R.L.C 수동소자와 TTL IC 실험 목표 - 저항 , 커패시터 , 인덕터 특성이해 및 수치파악 - 데이터시트를 통한 TTL IC 논리게이트 구성 파악 ( 네이버 이미지 ... 은 물리적으로 0V 와 5V 를 의미합니다 실험목표 -Breadboard 및 RLC meter 이해 - 전원공급기와 디지털 멀티미터를 이용한 DC 전압과 전류 측정 이해 저항값 측정 ... 들을 직접 연결해도 좋지만 옆 그림처럼 점프선을 이용해서 만들면 회로도 만드는데 훨씬 수월 합니다 . Ohm 의 법칙과 저항의 직렬 병렬 실험 목표 - Ohm 법칙을 통한 전압 , 전류

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2020.10.07 | 수정일 2020.10.12

다운로드 장바구니
기초전자회로실험 예비보고서 - n-bit 이진가산기

계산 부분을 n-bit이진 가산기로 구성할 수 있다고 생각하면 된다실험회로 및 시뮬레이션 결과4.1 XOR 게이트◈ 논리식 을 만족하는 회로를 구성하고 진리표를 작성한다. 진리표 ... 회로 Z로 논리 게이트가 구성됨을 확인할 수 있다n-bit 이진 가산기: 가장 낮은 비트(LSB:least Significant Bit)의 가산기에는 반가산기를,나머지 상위 비트 ... .3절 설계2)의 NAND 또는 NOR게이트 활용실험 에서 자신이 설계한 회로도를 비교하고 차이점을 확인한다.4.4 3-Bit 이진 가산기 설계4.2와 4.3절에서 구성한 회로

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2 ... , XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 및 ... Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험결과NAND2 (0,0)NAND

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
판매자 표지

<A+> 가산기 감산기 실험보고서 (예비, 결과)

의 논리와 회로를 이해한다.가산기와 감산기의 통합 회로를 할 수 있는 능력을 배양한다.실험 과정 및 결과이번 실험에서는 브래드 보드상에 XOR, AND, NOT 게이트를 이용한 반 ... 의 논리와 회로를 이해한다.가산기와 감산기의 통합 회로를 할 수 있는 능력을 배양한다.실험 과정 및 결과실험과정이번 실험에서는 지난 실험에서 브래드 보드상에 만들어 봤던 반가산기 ... 예비 보고서(7주차)학 번 : 12142046이 름 : 박재용제출일 : 2017. 10. 06실험 제목 : 가산기·감산기 회로 실험실험 목적실험 목적반가산기와 전가산기의 논리

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2018.11.10

다운로드 장바구니
[결과레포트] TTL IC

TTL IC실험내용TTL IC 칩 파악입력출력ABY*************개 이상의 TTL IC 칩을 선택하고 해당 칩의 데이터시트를 준비하여 칩 내의 논리게이트 동작을 확인 ... 것을 이용하여 TTL IC 칩 내의 논리게이트 동작을 확인하였다.설계문제1 : 4.5V 전원과 임의의 서로 다른 저항 다섯 개를 사용하여 직병렬 회로를 구성할 때 특정 저항에 4 ... 문제1 : 4.5V 전원과 임의의 서로 다른 저항 다섯 개를 사용하여 직병렬 회로를 구성할 때 특정 저항에 4.76mA 전류가 흐르도록 설계한다.합성저항1013945R11k1kR

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2019.05.02

다운로드 장바구니
[기초전자회로실험2] "FPGA Board를 이용한 FSM 회로의 구현" 결과보고서

1Result report Electronic Engineering기초전자회로실험FPGA Board를 이용한 FSM 회로의 구현자료는 실제 실험을 바탕으로 작성되었으며,보고서 ... 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목FPGA Board를 이용한 FSM 회로의 구현2. 실험 ... 마다, 미리 정해진 순서대로, 상태가 변하는, 순서논리회로 또는 레지스터인 Counter에 대해 학습하고 CLK에 따라 동시에 트리거 되는 동기식 카운터(병렬 카운터)와 비동기식 카운터

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
아주대학교 논리회로실험 실험6 예비보고서

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.과목명: 논리회로실험EXPERIMENT 6- Decoder ... 가 있을 때 RS와 같은 결과를 보인다는 것을 알 수 있다.3. 실험 부품4. 실험 방법 및 결과 예상실험 1R-S Latch with enable회로를 위와 같이 구성하고 실험 ... 하는 레지스터 및 카운터, 데이터 신호 버스상의 디지털 정보를 원하는 시각에 판독하여 등록하는 동작 또는 그 회로를 말한다. 또한 대부분의 디지털 설꼐자들은 연속적인 입력을 관찰

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

로 확인하는 실험이다. 실제 디지털 회로에서 각 논리게이트에 해당하는 연산자를 베릴로그로 나타내고 출력값을 LED를 통해 확인하는 과정으로 이루어진다. 실제 실험에서 문법오류 및 일부 ... 1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA ... 를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

다운로드 장바구니

이전10개 55 56 57 58 596061 62 63 64 다음10개

파워링크

신청하기