"전기전자컴퓨터"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 전전설1 웨이퍼 제조공정 시립대 전전설1 plc 자기소개서 시립대멀티미터 초전도체

판매자 표지는 다운로드시 포함되지 않습니다.

"전기전자컴퓨터" 검색결과 101-120 / 16,333건

[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+

diagramSource codeTestbench testbench 시뮬레이션 결과4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) 차재복(2019). 정보통신 ... an Introduction to the Verilog HDL.5) 한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로.6) ㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
시립대 전자전기컴퓨터 마이크로프로세서 Verilog를 통한 41 mux, ripple carry adder 구현

마이크로프로세서 과제Verilog를 통한 4:1 mux, ripple carry adder 구현Major전자전기컴퓨터공학부Subject마이크로프로세서ProfessorStudent ... 의 오류와 나의 부족한 컴퓨터 능력으로 많은 시간이 소모되었다. 하지만 이를 통해 컴퓨터 프로그램 오류 분석에 관해서 정통해질 수 있었다.4.참고문헌.마이크로프로세서 프린트

리포트 | 5페이지 | 1,000원 | 등록일 2021.04.12 | 수정일 2021.04.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+

Post-reportCombinational Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고..

리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
전자전기컴퓨터설계실험3 - 결과레포트 - 실험03_ RLC Circuit (A+)

generator : 1 ea.(라) Computer & Pspice program : 1 ea.(2) 실험에 필요한 소자 목록(가) 만능 기판(나) Resistor : 1k

리포트 | 16페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

pecified by the following Verilog description4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael. ... - ASIC 개발에 있어서 라이브러리가 충실하다.- 전세계 기업체의 70% 이상이 사용하는 실질적인 업계 표준이다.b. VHDL: 미 전기학회(IEEE) 표준 HDL, 엄격한 문법 ... 의 Logic Value Systme을 작고 있어서 그 Value들을 설계자는 잘 이해하여야 한다.④ VHDL을 사용한 Top-Down 방식으로의 의식전환이 전통적이고 보수적인 전자 기술자

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

하였을 때 역시 결과는 이론적 진리표의 값과 동일했다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D ... 하다.- ASIC 개발에 있어서 라이브러리가 충실하다.- 전세계 기업체의 70% 이상이 사용하는 실질적인 업계 표준이다.b. VHDL: 미 전기학회(IEEE) 표준 HDL, 엄격

리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

적인 진리표의 값과 일치하는 것을 확인할 수 있다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D ... 한다.나. 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL ... -3 FPGA Familiy Data Sheet4) (주) 한백전자 기술연구소 Combo-II SE 활용설명서

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+

Configuration까지 수행해서 동작을 확인하였을 때의 결과는 역시나 이론적 진리표의 값과 동일했다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M

리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+

Pre-reportCombinational Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비..

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab01(예비) / 2021년도(대면) / A+

/D)와 DAC(Digital-to-Analog Converter, D/A)이다.- 범용 디지털 컴퓨터가 디지털 시스템에서 가장 잘 알려진 예라 할 수 있으며, 또한 현재 대부분 ... 의 전자기기의 시스템은 디지털 시스템을 사용하고 있다.(3) Why do we use (and study) digital systems?a. Advantage- 회로의 전압 ... 의 신호를 부호화 된 신호로 변환하여 컴퓨터 내부로 들여보내는 조합 논리회로로, 2^n개의 입력신호로부터 n개의 출력신호를 만든다. 오직 한 비트만이 1, 나머지비트는 0이 되는 입력

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+

Post-reportSequential Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험(Flip-Flop, Register, SIPO 등)하고, 설계한 ..

리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[전자전기컴퓨터설계실험2] Verilog를 이용한 디지털 시계 (알람, 스탑워치, LED 기능 포함)

//Digital_Clock.vmodule Digital_Clock(RESETN, CLK, LCD_E, LCD_RS, LCD_RW, LCD_DATA, PIEZO, BUS, BUT, LED);input RESETN, CLK;input [7:0] BUS; // BUS_SW..

리포트 | 81페이지 | 5,000원 | 등록일 2020.09.07

다운로드 장바구니
전자전기컴퓨터설계실험3 - 결과레포트 - 실험02 - RC Circuit (A+)

) Oscilloscope and probe : 1 ea.(다) Function generator : 1 ea.(라) Computer & Pspice program : 1 ea.(2) 실험

리포트 | 13페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
서울시립대학교(시립대) 전자전기컴퓨터설계실험2(전전설2) 파이널 프로젝트(Final Project)

전자전기컴퓨터설계실험 2(최기상 교수님)파이널 프로젝트1. 설계 목표2. 코드 설명3. 작동 모습1. 설계 목표● 초기 화면엔 학번과 영어 이름을 출력한다.● 첫 번째 기능

리포트 | 78페이지 | 1,500원 | 등록일 2023.11.12 | 수정일 2023.11.24

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) 계산기 프로젝트 팩토리얼 및 quiz mode 포함

Final Project ReportTitle: Calculator담당 교수정 진 성담당 조교정 재 연실 험 일2017. 12. 12학 번이 름table of contents< Abstraction > ∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙..

리포트 | 35페이지 | 20,000원 | 등록일 2020.12.22

다운로드 장바구니
[서울시립대] A+ 전자전기컴퓨터설계2(mealy,moore,코드포함) 7주차예비레포트

전자전기컴퓨터설계실험 2예비 레포트실험 제7주(2021. 11. 09)Lab#07 Sequential_Logic_Design_Ⅱ@ FSM and Clocked_Counter학번

리포트 | 14페이지 | 1,000원 | 등록일 2021.12.30

다운로드 장바구니
전자전기컴퓨터설계실험3 - 결과레포트 - 실험04 OP AMP(Basic Circuit) (A+)

Post-Lab Report- Title: Lab#4_OP Amp (Basic Circuit) -담당 교수담당 조교실 험 일학 번이 름목 차 TOC \o "1-3" \h \z \t "-0.레포트 초록,1,-1.레포트 1.,1,-2.레포트 가.,2" Hyperlink \..

리포트 | 13페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
전전설1 1주차 (비대면,예비,결과,전자전기컴퓨터설계실험) - DC 회로 계측 실험

이란 전류의 흐름을 억제하는 소자이며 저항에 전류가 흐르면 저항에 의해 전압이 강하되며 열에너지가 방출된다.< 그림 7 > 색깔로 저항을 읽는 법< 그림 8 > 콘덴서의 전기적 기호 ... < 그림 9 > 콘덴서 읽는 법< 그림 10 > 코일의 전기적 기호 < 그림 11 > 코일 값 읽는 법2. 예비보고서[1-1] 아래에 있는 저항의 값들이 어떻게 되는가?1) 주황

리포트 | 14페이지 | 1,000원 | 등록일 2021.06.20 | 수정일 2021.06.30

다운로드 장바구니
전자전기컴퓨터설계실험3 - 예비레포트 - 실험10 - MOSFET(CMOS Inverter) (A+)

) Digital Multimeter : 1 ea.(라) Function Generator : 1 ea.(마) Computer & Pspice program : 1 ea.(2) 실험에 필요

리포트 | 11페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
전자전기컴퓨터설계실험3 - 결과레포트 - 실험10 - MOSFET(CMOS Inverter) (A+)

ea.(라) Function Generator : 1 ea.(마) Computer & Pspice program : 1 ea..(2) 실험에 필요한 소자 목록(가) 만능 기판(나

리포트 | 15페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기