"디지털회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

결과보고서11 전기회로설계실습 실습11 전기회로 디지털 중앙대 아날로그 DMM 디지털 시계 회로 LPF와 HPF 설계 결과 FPGA

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로설계" 검색결과 101-120 / 7,274건

아날로그 및 디지털 회로 설계실습 예비보고서 1주차

1-1. 실습목적초전형 적외선 센서, LED, Op-Amp의 원리를 이해하고, 센서가 인체의 움직임을 감지하였을 때 발생하는 전압의 변화를 검출할 수 있는 초전형 센서 회로 ... 를 설계한다.1-2. 실습 준비물1-3. 설계실습 계획서1-3-1 초전형 적외선 센서(RE200B)와 증폭기 사이에 신호를 전달하는 High-Pass Filter(DC-block, 3 ... -dB freq.=5 Hz)를 R과 C를 이용하여 설계하시오. (C 값은 10uF 고정)High-Pass Filter는 차단 주파수 이하의 주파수 신호를 감쇠시켜 차단 주파수 이상

리포트 | 4페이지 | 1,000원 | 등록일 2024.07.05

다운로드 장바구니
아날로그 및 디지털 회로 설계실습 예비보고서 2주차

리포트 | 6페이지 | 1,000원 | 등록일 2024.07.05

다운로드 장바구니
판매자 표지

아날로그 및 디지털회로 설계 실습 실습10_7-segment Decoder 회로 설계_결과보고서

리포트 | 8페이지 | 1,000원 | 등록일 2024.08.27

다운로드 장바구니
판매자 표지

아날로그 및 디지털회로 설계 실습 실습10_7-segment Decoder 회로 설계_예비보고서

리포트 | 4페이지 | 1,000원 | 등록일 2024.08.27 | 수정일 2024.08.30

다운로드 장바구니
판매자 표지

아날로그 및 디지털 회로 설계 실습 결과보고서2 SMPS

아날로그 및 디지털 회로 설계 실습-실습 2 결과보고서-Switching Mode Power Supply (SMPS)학 과 :담당 교수님 :제출일 :조 :학번 / 이름 :. 설계 ... 었다면 무슨 근거로 잘되었다고 생각하는가? 잘안되었다면 그 이유는 무엇이라고 생각하는가?전체적으로 설계실습은 성공적으로 마무리 되었다. 회로를 구성하는 과정에서 큰 문제점 없이 ... 와 같이 회로구성시 가변저항의 값이 변동되거나 브레드보드내에서 생긴 문제로 인한 것이라 여겨진다.설계실습 계획서는 잘 작성되었다고 생각하는가? 계획서에서 자신이 설계한 회로, 또는

리포트 | 9페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

다운로드 장바구니
성균관대학교 디지털집적회로설계 cad과제 4

Carry와 mux cell의 delay가 adder의 delay에 가장 dominant하다. 그래서 carry와 mux cell의 delay를 최대로 하기 위해 carry cell의 input들이 Cin=1, G=0, P= 0->1이 되는 상황과 mux cell의 i..

Non-Ai HUMAN
| 리포트 | 20페이지 | 2,000원 | 등록일 2021.05.31

다운로드 장바구니
성균관대학교 디지털집적회로설계 cad과제 2

2) 2-input NORA B Vout0 0 10 1 01 0 01 1 0 이 정상적으로 작동함을 확인할 수 있다.PMOS가 직렬로 연결되어서 Wp를 2배 키워준다.Wp= 720n, Wn = 240n3)2-input NANDA B Vout0 0 10 1 11 0 11..

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2021.05.31

다운로드 장바구니
디집적, 디지털집적회로설계 이론과제 인하대

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
아날로그 및 디지털회로설계실습 10 조합논리 회로의 예 (7-segmentDecoder 회로 설계) 예비 리포트

설계실습 10. 조합논리 회로의 예(7-segmemt/Decoder 회로 설계)요약: 이번 보고서에서는 조합논리회로를 학습했다. 7-segment/Decoder 진리표를 완성 ... 했으며 진리표를 통해 Karnaugh과 간소화 된 형태의 불리언 식을 구했다. 그 후에 Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계했다.서론: 7-s ... 을 구해 7-segment/Decoder회로를 설계하는 실험을 했다.실험결과:7-segment/Decoder 진리표아래 7-segment/Decoder 진리표를 작성한다.입력출력

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
판매자 표지

아날로그및디지털회로설계실습 (예비)설계실습 7. 논리함수와 게이트 A+

7-3-1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR ... (Excllulsive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계한다.회로를 설계하고, 위상차를 주지 않았을 때 입력이 (0,0), (1,1)인

리포트 | 6페이지 | 1,000원 | 등록일 2024.12.23

다운로드 장바구니
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 카운터 설계

11-1. 실습 목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 ... chattering 방지 회로에 대하여 학습한다.11-2. 실습 준비물부품JK Flip Flop 74HC73 : 4개NAND gate 74HC00 : 4개NOR gate 74HC02

리포트 | 4페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
성균관대학교 디지털집적회로설계 cad과제 1

2. Process corner AB에서 A는 nMOS의 전자의 mobility, B는 pMOS 그것이다. N은 normal, S는 slow, F는 fast를 의미한다. 빠른 pmos와 느린 nmos(SF)를 사용하면 Vout이 방전되는 속도가 느려지고 VIL이 증가하..

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2021.05.31 | 수정일 2021.06.01

다운로드 장바구니
판매자 표지

아날로그및디지털회로설계실습 (예비)설계실습 4. 신호발생기 A+

4-3-1 신호발생기 설계(A) 그림 4-1에 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하시오. 이 관계식을 이용하여 1.63 kHz에서 발진하는 Wien ... bridge 회로를 설계하시오.이론부의 7.신호발생기 부분을 참고하면..4-3-2 Wien bridge Oscillator 설계(A) 발진 조건을 만족하는 R1, R2값 ... 오, 출력 파형은 계획서와 함께 제출하시오,발진조건을 만족하는 R1, R2의 값은 위에서 구한 것처럼 R1=10kΩ, R2=20kΩ으로 하여 4-3-1(A)문항에 첨부한 회로도와 같이 설계하였다.

리포트 | 4페이지 | 1,000원 | 등록일 2024.12.23

다운로드 장바구니
성균관대학교 디지털집적회로설계 cad과제 5

. Cell Ratio가 1.5가 되게 설계를 했다. Write를 안정적으로 잘 하려면 NM4, NM3가 PMOS보다 성능이 좋아야 한다. 기본적으로 nmos는 pmos보다 빠르게 동작

Non-Ai HUMAN
| 리포트 | 20페이지 | 2,500원 | 등록일 2021.05.31

다운로드 장바구니
판매자 표지

아날로그및디지털회로설계실습 (결과)설계실습 8. 래치와 플립플롭 A+

8-4. 설계실습 내용 및 분석 (결과 report작성 내용)8-4-1 PSPICE를 활용한 RS 래치 구현 및 동작(A) PSPICE를 사용하여 그림 8-2의 회로를 구현 및 ... 이 유지되는 것을 알 수 있다.8-5. RS 플립플롭의 구현 및 동작(A) 그림 8-2의 회로를 TTL 7400과 7404를 사용하여 구성한다. //실험과정에서 아래와 같이 8-3 ... 의 회로를 구성하지만, RS Latch작동과 Latch이전의 회로부분의 작동을 각각 확인하였을 때는 오류 없이 잘 작동하였지만, 실제 두 회로를 합쳐 RS플립 플롭을 구동하였을 때

리포트 | 4페이지 | 1,000원 | 등록일 2024.12.23

다운로드 장바구니
판매자 표지

아날로그및디지털회로설계실습 (예비)설계실습 8. 래치와 플립플롭 A+

리포트 | 2페이지 | 1,000원 | 등록일 2024.12.23

다운로드 장바구니
판매자 표지

아날로그및디지털회로설계실습 (결과)설계실습 4. 신호발생기 A+

bridge 발진기를 제작하시오. 이때 Op-amp는 ±15V전압을 공급하시오4-3-1에서 설계한 회로는 아래와 같다. 이 회로에서는 5V의 전압을 인가했는데 실제 실험에서는 문제 ... 4-4. 설계 실습 내용 및 분석4-4-1 설계한 Wien bridge oscillator 구현(A) 계획서의 4-3-1에서 설계한 대로, 그림 4-1에 주어진 Wien ... 에서 주어진 대로 15V 전압을 공급하였다.이때 실제 실험 회로를 제작할 때 20kΩ의 값을 갖는 저항 R2를 사용하는 대신 2개의 10kΩ 저항 R2-1, R2-2를 사용하였다. 실험

리포트 | 6페이지 | 1,000원 | 등록일 2024.12.23

다운로드 장바구니
(기초회로 및 디지털실험) 비 안정 멀티바이브레이터의 설계

하는 스위칭 회로이므로 제대로 설계되었음을 알 수 있었다. 그리고 시뮬레이션 결과 값을 커서로 시간을 측정하여 duty cycle를 계산해본 결과 = x100=66.9%가 계산 ... 구분실 험 제 목설계4비 안정 멀티바이브레이터의 설계1. 설계 목적-충전시간, 방전시간을 알고 duty cycle을 이해한다.2. 조건1. 555 timer IC, 저항 ... Vibrator)비 안정 멀티 바이브레이터는 안정되지 않는 두 개의 다른 상태를 갖은 스위칭 회로이다. 즉, 이회로는 두 개의 안정되지 않는 상태 사이를 계속 오가며 스위칭하고 있다.따라서

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 결과보고서(과제)7

아날로그 및 디지털회로설계 실습(실습7 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 7. 논리함수와 게이트과제1. NAND 게이트 소자만을 이용하여 XOR 게이트 ... 의 등가회로를 구성하시오.위의 회로는 예비보고서에서 작성한 XOR Gate이다. 이를 다 NAND게이트로만 이용하면다음과 같이 표현할 수 있다.2. 4 x 2 인코더를 설계하시오 ... (Hint : 2개의 OR 게이트를 사용, 4개의 입력 중 한 가지는 사용되지 않으며 3개의 입력만 회로에 사용)< 4 X 2 인코더 >입력4입력3입력2입력1출력2출력100*************010100011이는 아래의 회로와 같이 표현할 수 있다.

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 결과보고서(과제)9

아날로그 및 디지털회로설계 실습(실습9 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 9. 부울대수 및 조합논리회로 ( 4-bit adder )과제1. 다음의 진리표 ... 와 GND가 몇 번 pin인지 쓰시오.Vcc 는 14번, GND는 7번 pin이다.3. XOR Gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오.

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기