• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(4,478)
  • 리포트(3,377)
  • 자기소개서(748)
  • 시험자료(188)
  • 방송통신대(140)
  • 논문(15)
  • 서식(4)
  • 노하우(3)
  • ppt테마(2)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

실험12 멀티플렉서 verilog 게임 fpga 프로젝트 논리회로설계 현대자동차 stopwatch 설계 전전설2 엘리베이터 설계 디지털공학개론
판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리설계" 검색결과 101-120 / 4,478건

  • 자료 표지
    [아날로그및디지털회로설계실습A+] 논리함수와 게이트 예비 레포트 입니다
    아날로그 및 디지털 설계 실습8# 논리함수와 게이트예비 레포트설계실습 8. 논리함수와 게이트1. 목적 : 여러 종류의 게이트의 기능을 측정을 통하여 실험적으로 이해한다.2. 실습 ... Gate (74LS00) 3개- Quad 2 Input NOR Gate (74LS02) 1개- Quad 2 Input XOR Gate (74LS86) 1개- 점퍼선 다수3. 설계 실습 ... 로 XNOR의 회로도를 설계하라. ABX001010100111(2) AND게이트와 OR게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고 딜레이를 가장 정확
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2017.10.06
    다운로드 장바구니
  • 자료 표지
    디지털논리회로 FSM 설계 유료 빨래방 구동회로
    DIGITAL LOGIC CIRCUIT _ 디지털논리회로디지털논리회로유료 빨래방 세탁기구동회로 FSM 설계디지털논리회로(#1,Project1)제출날짜담당교수강성호 교수님조원1 ... .Title유료 빨래방 세탁기 구동회로 FSM 설계수업시간에 배운 Finite State Machine(FSM)을 통해 유료 세탁기의 동작을 컨트롤 할 수 있는 회로를 설계하시오.2 ... .Specification1. 회로의 복잡도를 줄이기 위해 스스로 가정을 세우고, 이를 바탕으로 설계할 수 있다.이는 전체 동작의 타당성을 해치지 않는 범위 내에서 가능하다.2
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 3,000원 | 등록일 2013.10.28
    다운로드 장바구니
  • 자료 표지
    디지털 전자 시계 VHDL (Flowrian 을 이용한 논리 설계 실험 )
    구현 - 알람 , 스탑워치 , 시간변경 , 시간변경(다른나라 )직접 책보면서 구현 , 작동합니다.
    Non-Ai HUMAN
    | 리포트 | 4,000원 | 등록일 2013.12.14 | 수정일 2013.12.16
    다운로드 장바구니
  • 자료 표지
    논리 설계 및 실험, 부산대학교, 논리 설계 텀프로젝트, 디지털 시계 설계 (예비,결과 보고서 및 PPT 포함)
    이 프로그램은 부산대학교 논리설계및 실험 과목 텀프로젝트 디지털 시계 소스코드입니다.본 프로그램에는 PPT(30장 이상) 예비보고서 (30장 이상) , 결과 보고서(80장 이상 ... )이 포함되어있고,디지털 시계의 모든 모듈이 저장되어있습니다.분주회로, 카운터, MUX, DEMUX, 7세그먼트 디코더, 세계시간, 스톱워치, 타이머, 레지스터 등등이 모두 모듈
    Non-Ai HUMAN
    | 리포트 | 10,000원 | 등록일 2014.12.22 | 수정일 2016.02.10
    다운로드 장바구니
  • 자료 표지
    [컴퓨터 전공][과목 : 디지털 논리 회로 설계 및 실습][내용 : 디지털 시계]
    REPORT교과목담당 교수님제출 날짜팀원전 공학 번이 름Digital Clock작품 개요주변에서 흔히 볼 수 있는 디지털 시계는 카운터를 이용해 설계할 수 있는 대표적인 순차회로 ... 의 하나이다. 이와 같은 디지털시계를 설계하기 위해서 기본적으로 필요한 것이 무엇인지 살펴보자. 아래그림에 나타낸 디지털 시계의 전체 블록도를 보면 시간 표시를 위한 7세그먼트 ... 90DM74LS90DM74LS04JK 플립플롭실제 구현한 디지털 시계 회로참고 서적최신 디지털 공학 VHDL을 이용한 FPGA 디지털 설계
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,500원 | 등록일 2013.06.11
    다운로드 장바구니
  • 자료 표지
    중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습8-(논리함수와 게이트)
    (3) Vcc를 5V(논리값 1)에서 0V(논리값 0)로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법을 생각하고, 그 단계적 방법을 구체 ... 진리표를 만들고, 2X4 회로도를 설계하라.디코더(decoder): n비트의 2진 코드(code) 값을 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 논리 회로.
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2017.12.17
    다운로드 장바구니
  • 자료 표지
    실험1 실험(1) 프로젝트 디지털논리회로 도어락 설계
    실험(1)FINAL PROJECT 보고서소 속학 번이 름담당 교수 / 조교제 출 일 자1. PROJECT 개요한 학기동안 디지털논리회로 과목에서 배운 전반적인 이론들을(기본논리 ... 하면 3이되는 순한 B세그먼트에 전원이 들어오게 된다.LOSIG WORK‘S로 회로도 구현4. 고 찰1학기 동안 디지털논리회로 수업에서 습득한 이론으로 실험수업을 하면서 사용 ... 저항을 서로 병렬로 연결하여 전류를 낮춰서 불이 켜지도록 구현했다.(4) JK플립플롭RS플립플롭에서는 SET과 RESET에 모두 1일때는 결과를 알수없지만 그것을 보안한 논리
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2014.09.21
    다운로드 장바구니
  • 자료 표지
    2019년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비7 논리함수와 게이트
    74HC04 2개NAND gate 74HC00 1개NOR gate 74HC02 1개XOR gate 74HC86 1개3.설계실습 계획서3.1 XNOR 게이트 설계 및 특성 ... 는 방법에 대해 조사하고 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.게이트에 입출력 시간 딜레이가 발생하는 이유는 전파 지연시간 때문이다. 게이트에 입력 ... 신호가 가해진 후 논리연산 결과가 게이트의 출력으로 나올 때까지 아주 짧은 시간이 지연되는데 이 시간을 전파 지연시간이라고 한다.
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2020.09.05
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털 논리회로 VHDL 코딩 과제 4bit full adder 설계
    1. 실험목표이번 실험의 목표는 4bit full adder를 VHDL언어로 코딩하여 ModelSim프로그램으로 시뮬레이션하는 것이었다. (단 XOR를 사용하지 않는다.)2. 실험과정 및 소스코드4bit full adder를 작성하기에 앞서 4bit fulladder의..
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 2,000원 | 등록일 2014.10.13 | 수정일 2015.12.07
    다운로드 장바구니
  • 자료 표지
    논리회로-디지털시계 설계 텀프로젝트 발표자료
    ..PAGE:1Digital logic designTerm project11조..PAGE:2topic..PAGE:3Topic : 디지털 시계..PAGE:4Design
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 1,000원 | 등록일 2013.12.22
    다운로드 장바구니
  • 자료 표지
    중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습8-(논리함수와 게이트)
    실험은 전반적으로 누구나 쉽게 알고 있는 디지털 회로의 기본이 되는 논리함수와 게이트의 실험이라 이 전의 실험들에 비해 비교적 쉽게 진행되었다. ... 이번 실습은 AND, OR, INVERTOR, NAND, NOR, XOR 등 게이트의 동작을 확인하는 실험이었다. AND, OR, NAND, NOR 등 논리함수와 그에 상응
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2017.12.17
    다운로드 장바구니
  • 자료 표지
    [디지털논리회로] 커피자동판매기 설계
    설계 프로젝트 결과보고서 2011 년도 1 학기 커피 자동판매기 설계목 차 설계 사양 변수 결정 ( 입력 , 출력 , 상태 ) Flip-Flop 의 결정 상태도 (State ... diagram) 상태표 (State table) 간소화 ( 카르노맵 이용 ) 회로 설계 시뮬레이션 Case 1. 250 원에서 50 원이 입력되었을 때 Case 2. 250 원 ... 에서 100 원이 입력되었을 때 Case 3. 200 원에서 100 원이 입력되었을 때 프로젝트 결과 및 고찰 - 1 -설계 사양 커피 한잔의 값은 300 원이고 , 동전은 100 원
    Non-Ai HUMAN
    | 리포트 | 25페이지 | 2,000원 | 등록일 2011.06.29
    다운로드 장바구니
  • 자료 표지
    [논리회로] 디지털시계 설계 텀프로젝트 제안서
    Digital Logic Term Project Proposal수강번호132411 조■ Title : 24시간 표현 디지털시계■ Objective24시간이 표현되는 디지털시계 ... 를 논리회로 소자를 이용하여 구현 해 본다.JK플립플롭으로 카운터 회로를 만들어 AND, OR 등의 게이트와 함께 시간 표시 체계를 구현한다.▶Example : Clock System
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2013.02.06
    다운로드 장바구니
  • 자료 표지
    디지털논리회로리포트(4진업카운트설계)
    JK FF을 활용한 동기식 4진 업 카운터 설계CKQ(t)Q(t+1)JKQ1Q0Q1Q0J1J0K1K00000101dd101101dd121011d10d31100dd11□ 여 기 표
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,000원 | 등록일 2012.11.27
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 프로젝트_digital door rock
    과 목 : 논리회로설계실험과 제 명 : 프로젝트 결과보고서(P_6조)담당교수 : 조준동 교수님학 과 : 전자전기공학과학 년 : 3학년학 번 : 2006312687 ... , 2006312117이 름 : 서 영 진, 김 현 기학 번 : 2007310623, 2007313531이 름 : 정 광 수, 손 계 익제 출 일 : 2011. 6. 2111_1학기_논리회로설계 ... 실험 프로젝트 결과보고서 제출 (P_6조) - Digital Doorlock43 -Digital Doorlock 설계1. Digital Doorlock의 개요☞ 주변에서 흔히 볼 수
    Non-Ai HUMAN
    | 리포트 | 44페이지 | 4,000원 | 등록일 2012.03.20
    다운로드 장바구니
  • 자료 표지
    [디지털논리회로] 프로젝트 - 고속 동작 덧셈기 설계
    디지털회로설계프로젝트 #21. 제목- 고속 동작 덧셈기 설계2. 설계 목적- 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법 ... 기는 32-비트의 입력과 출력을 가지도록 한다.2) 설계 내용- VHDL 언어를 사용하여 설계한다. 이 때 각 논리 게이트는 특정한 지연시간을 가지도록 설계한다.- 32-비트 입력 ... 에 따른 여러 가지 덧셈기 구조들을 익히며 조합회로의 설계 흐름을 숙지한다. 또한 VHDL을 사용해 덧셈기를 설계함으로써 VHDL의 코딩 방법을 익히고 동작 확인 과정을 통해
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,000원 | 등록일 2014.05.06
    다운로드 장바구니
  • 자료 표지
    디지털논리회로 설계 프로젝트 보고서
    디지털논리회로 설계 프로젝트 보고서프로젝트의 제목 : 디지털 시계 설계설계자(팀원 전체) 성명 :제출일 : 2008년 12월 20일국문요약 : 디지털 논리 회로 시간에 배웠 ... asynchronous circuit. Each clock's units entered Each unit's Seven Segments.Ⅰ 설계와 관련된 이론적 배경·디지털 논리회로 ... 던 논리 회로와 조합 회로에 대한 지식을 바탕으로 디지털시계를 Quartus Ⅱ를 이용해서 만들어 보았다. 주요 구성은 Clock Base, Time Setting, Am Pm 표시
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 4,200원 | 등록일 2011.01.09
    다운로드 장바구니
  • 자료 표지
    논리회로설계 프로젝트 디지털 시계2 (7-segment)
    이번 설계과제는 ‘2차 과제에서 7-segment에 출력하기 전단계인 32bit의 출력에 ‘초,분,시,일’을 8bit씩 차지하여 총 32bit로 출력한 데이터’를 실제 7-s
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 2,000원 | 등록일 2013.12.08
    다운로드 장바구니
  • 자료 표지
    [논리회로] 디지털시계 설계 텀프로젝트 최종보고서
    논리회로T e r m P r o j e c t수강번호1324목차1. 설계 목적2. 설계 조건3 설계 내용 및 방향4. 구체적인 설계 내용5. 회로도 및 시뮬레이션6. 사용된 소자 ... 7. 결과 및 토의1. 설계 목적논리 회로 시간에 배운 것들을 토대로 다음 설계 조건을 만족하는 회로를 설계 해 보자.2. 설계 조건Input : at least 3Output ... : at least 5Number of logic gate or logic elements : at least 153. 설계 내용 및 방향▶ 디지털시계의 구성주변에서 흔히 볼 수 있
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 2,500원 | 등록일 2013.02.06
    다운로드 장바구니
  • 자료 표지
    디지털 논리회로이용한 시계설계
    전체회로도4.사용소자 DataSheet1. 서 론이번 설계는 한 학기 동안 수업을 통해 배웠던 기본 / 순차논리회로의 동작을 응용하여 카운터가 기본이 되는 디지털 시계를 직접 설계 ... 하는데 중점을 두었다. 세부적으로 디지털 시계 기능, 스탑와치 기능, 시간조절 기능을 갖는 시계를 설계해보고 그 동작과정을 알아 보았다. 추가적으로 알람 기능, 오전/오후/요일 표시 ... 기능을 갖는 시계를 구현하는데 최종목표로 잡았다.2. 본 론A. 동작이론(1) 분주기 설계우리가 사용하는 키트는 가장 낮은 클럭으로 조정하여도 100HZ로서 디지털 시계를 설계
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 2,500원 | 등록일 2008.12.02
    다운로드 장바구니
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 10월 23일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
4:52 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기