• 통합검색(9,437)
  • 리포트(8,324)
  • 자기소개서(581)
  • 시험자료(296)
  • 방송통신대(166)
  • 논문(61)
  • 서식(5)
  • ppt테마(2)
  • 이력서(1)
  • 표지/속지(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로과제 plc
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 101-120 / 9,437건

  • 판매자 표지 자료 표지
    논리설계 및 실험 2 레포트 (디지털 IC 개요, 조합논리회로)
    리포트 | 15페이지 | 2,000원 | 등록일 2025.01.20
    다운로드 장바구니
  • 자료 표지
    [논리회로실험] CMOS 회로의 전기적 특성 결과보고서
    한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부:제출일:과목명:교수명:학 번:성 명:실험 2. CMOS 회로의 전기적 특성1. 실험 과정 및 ... 결과* 실험 1 : Inverter의 입출력 특성 확인1) 실험 과정- 주어진 회로를 구성한다.-V _{CC} =5V, Input 전압은 사인파V _{PP} =5V ... noise로 나타나는 현상이 발생하는 것이다.* 실험 2 : Schmitt-trigger의 입출력 특성 확인1) 실험과정- 주어진 회로를 구성한다.-V _{CC} =5V, Input
    리포트 | 6페이지 | 1,000원 | 등록일 2021.04.06 | 수정일 2023.03.29
    다운로드 장바구니
  • 자료 표지
    [논리회로실험] Counter_ 예비보고서
    동작원리를 이해2. 실험이론1) Counter- 클럭펄스를 세어서 수치를 처리하기 위한 논리회로- 반복해서 일어나는 현상의 수를 셈한다.- 플립플롭 회로로 구성한 2진 계수기와 변형 ... 하는 Counter- D 플립플롭의bar{Q} 출력을 D입력 및 다음단의 클럭 입력에 연결하여 각 플립플롭에서 Q출력을 설계한 회로- 첫 번째 소자에 입력된 클럭펄스가 1개씩 증가할 때 ... 으로 리셋하는 회로가 필요함2단 2진 Counter의 출력 파형- 클럭 펄스는 하강 에지에서 트리거- 첫 번째 단에 입력이 가해지면 그 출력은 다음 단의 입력에 가해짐- 클럭 펄스
    리포트 | 9페이지 | 1,000원 | 등록일 2021.06.03 | 수정일 2023.03.29
    다운로드 장바구니
  • 자료 표지
    울산대학교 디지털실험결과24 디지털 조합 논리회로와 순서 논리회로
    디지털 실험 24장. 디지털 조합 논리회로와 순서 논리회로학번 : 이름 :디지털 실험 24장. 디지털 조합 논리회로와 순서 논리회로학번 : 이름 :1. 실험 결과(1) 조합회 ... 로 연결하고, +극에 GND 또는 Vcc를 연결하여 LED의 발광을 확인한다.(2) 동기식 순서회로그림 24-4 입력순서를 검출하기 위한 순서 논리회로(12조 조원 실험 사진 참고 ... 에 사용한 LED는 공통 Anode이다. 만약 공통 Cathod로 제작된 다이오드들을 사용한다면 회로를 어떻게 수정하여야 하는지 설명하라.A : 공통 Anode일 경우 LED의 +극
    리포트 | 2페이지 | 2,000원 | 등록일 2021.03.20
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털논리회로 6장 연습문제 일부
    리포트 | 1페이지 | 1,000원 | 등록일 2024.11.29
    다운로드 장바구니
  • 자료 표지
    디지털회로실험 논리게이트 실험 레포트
    디지털회로실험실험보고서제목 : 기본 논리 게이트(NOT, AND, OR)일반 논리 게이트(NAND, NOR, 버퍼)1. 기본 이론- NOT 게이트- NOT 게이트는 입력이 1 ... ) 버퍼 논리기호 - [표 8] 3-상태(active-low) 버퍼 진리표입력출력A{bar{E}}C10100010하이임피던스01하이임피던스2. 실험 내용- 실험 회로도실험에 사용한 부품 ... {A}}- [그림 1] NOT 게이트 논리기호 - [표 1] NOT 게이트 진리표입력출력AB0110- AND 게이트- AND 게이트는 입력이 모두 1(ON)일 때 출력이 1(ON
    리포트 | 9페이지 | 1,500원 | 등록일 2020.12.13
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비보고서5
    동작원리를 이해한다.2. 실험에 대한 이론·Decoding : n비트의 2진코드를2^n개의 서로 다른 정보로 바꾸어 주는 조합 논리회로로 입력이 n개, 출력이 m개인 디코더를n ... 의 진리표와 논리식을 나타내고 있다. 3times8 Decoder는 3비트의 2진코드를2 ^{3}개의 서로 다른 정보로 바꾸어 주는 조합 논리회로로 3개의 입력변수로 된 최소항을2 ... ^{3}개 이하의 출력으로 바꿔준다.·Encoding : 10진수나 8진수를 입력으로 받아들여 2진수나 BCD와 같은 코드로 변환해주는 조합 논리회로로2^n개의 입력과 n개
    리포트 | 10페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비보고서10
    following this code of ethics.[실험10 ? D/A&A/D converter]1. 실험 목적·D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리 ... 에 대해 이해한다.2. 실험에 대한 이론·DAC(Digital to Analog Converter)digital 신호를 analog 신호로 변환하는 전자회로-DAC block ... ^{n-2}D_{2}+ CDOTS+2^{0}D_{n} } over {2^{n}-1 }의 출력값을 가지고 회로의 구성과 분석이 쉽고 변환이 빠르다는 장점을 가지고 있으나 분해능을 올리
    리포트 | 8페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 자료 표지
    [논리회로 실험] 디멀티플렉서 verilog 설계
    다. 따라서 이번 실습에서는 디멀티플렉서의 동작을 이해하고, Verilog 또는 VHDL이 회로로 합성되는 과정을 이해한다.실습 내용실습결과논리식과Schematic설계디멀티플렉서 진리표제 ... 어변수출력S1S0Y0Y1Y2Y300I000010I001000I011000IY0=S1’S0’Y1=S1’S0Y2=S1S0’Y3=S1S0Schematic 회로도Verilog, VHLD
    리포트 | 2페이지 | 2,000원 | 등록일 2020.12.24
    다운로드 장바구니
  • 자료 표지
    논리회로 8,9장 연습문제
    리포트 | 11페이지 | 1,500원 | 등록일 2020.06.30
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 3주차 Adder 설계
    하는 과정에서 논리회로의 기본 개념인 1-bit adder와 4-bit adder에 대해 더욱 깊이 이해할 수 있었고, 이러한 부분에서 실습의 의의가 있다.
    리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비보고서1
    )라고 불린다. CMOS와 TTL 같은 전자 논리회로에 대 하여 이야기 할 때 0,1이 아닌 LOW, HIGH의 용어를 사용한다.정논리에서는 LOW(L)를 대수적으로 낮은 전압의 신호 ... 와 반대로 부논 리에서는 LOW(L)를 1로, HIGH(H)를 0으로 지정한다.-Boolean equation : 위의 논리게이트에 ()로 명시한 부분이며 논리회로의 형태와 구조 ... 이며 논리 0으로 해석하고 Physical value는 0이고 HIGH(H)를 대수적으로 높은 전압의 신 호이며 논리 1로 해석하고 Physical value는 3~5이다. 이
    리포트 | 8페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 8주차 register 설계
    1) Objective of the Experiment(실험 목적)이번 실습에서는 8-bit register와 8-bit shift register를 structural modeling으로 구현한다. w8 강의에서 배운 shift register의 behavioral ..
    리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비보고서7
    Register① 74HC00(Nand gate)와 74HC76(Dual J-K Flip-Flop with preset and clear)를 이용하여 위와 같은 회로를 구성한다.② 클록 ... 을 이용하여 위와 같은 회로를 구성한다.② Clock Generator의 전압은 5V, 주파수는 1Hz로 설정한다.·예상결과 : 실험2은 74HC96 (5 bit Shift ... -Flop with preset and clear)의 IC칩을 이용하여 회로를 직접 구성한 반면에 이번 실험은 5 bit Shift Register의 역할을 하도록 만들어진 IC칩
    리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비보고서4
    에 넘겨주기 때문에 데이터 선택기라 부르기도 한다.-2times1 Multiplexer2개의 입력중의 하나를 선택선 S에 입력된 값에 따라서 출력으로 보내주는 조합회로로 회로도 ... times4 Demultiplexer1개의 입력선과 2개의 선택신호선 그리고 4개의 출력선을 가지는 조합회로로 회로도와 진리표는 아래와 같다. 출력선의 개수가4(=2 ^{2} )개이 ... 회로와 같이 구성한다.④ 선택입력 값에 따라 멀티플렉싱 기능이 이루어지는지 확인하고 ②의 결과와 같은지 확인한다.·예상결과 : 실험1은 not 게이트와 nand 게이트를 이용
    리포트 | 9페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비보고서3
    를 이해한다.2. 실험에 대한 이론·가산기 : 두 개 이상의 입력을 이용하여 이들의 합을 출력하도록 하는 조합논리회로로, 반가산기와 전가산기로 나눌 수 있다.-반가산기2개의 비트 A ... 와 B를 더해 합 S와 올림수 C를 출력하는 조합논리회로로 올림수와 합에 대한 부울 대수식을 표현하면C=A BULLETB,S=A OPLUSB와 같다.-전가산기2개의 비트 A, B ... 와 하나의 자리올림수C _{i`n}를 더해 합 S와C _{out}를 출력하는 조합논리회로로C _{out}와 합에 대한 부울 대수식을 표현하면C _{out} =C _{i`n} (A
    리포트 | 8페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비보고서8
    하는 순서회로로, 출력 형식에 따라 다양한 counter가 존재하는데 가장 널리 사용되는 카운터는 n비트 2진 counter이다. 이 counter는 n개의 F/F을 통해서2^n개의 상태 ... )① 74HC08(And gate)와 74HC76(Dual J-K Flip-Flop with preset and clear)를 이용하여 위와 같은 회로를 구성한다.② AND ... and clear)를 이용하여 위와 같은 회로를 구성한다.② AND gate의 3개의 출력결과를 확인한다.·예상결과 : 실험2은 74HC08(And gate)와 74HC76
    리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비보고서6
    . 실험에 대한 이론·조합논리회로와 순서논리회로의 비교-조합논리회로: 적어도 하나의 출력 채널과 2개 이상의 입력 채널을 가지며, 입출력 모두 이산 상태의 값을 가지고 있고, 각 ... 출력채널의 상태는 동시에 입력되는 입력 채널의 상태에 의해결정되는 회로이다.-순서논리회로: 입력의 조합만으로는 출력이 정해지지 않는 논리 회로로, 현재의 내부 상태와 입력에 의해 ... 출력의 상태가 정해지는 기억 작용이 있는 논리 회로이다. 순서논리회로의 출력은 입력과 순차회로의 현재 상태에 관한 함수로 현재 상태는 기억소자에 의해 주어진다.·래치와 플립플롭
    리포트 | 11페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비보고서9
    소자로 사용하고 읽을 때 순차적이 아닌 랜덤하게 읽을 수 있기 때문에 읽기 또는 쓰기 속도가 매우 빠르다. 기록과 해독의 두 회로가 있어서 정보의 기록, 해독이 가능하고 컴퓨터 ... : Select 1 or 03) Read/Write : Select Read or Write위 표의 오른쪽 그림은 1bit RAM으로 RS 래치가 포함되어 있는 회로이 ... (Quad를 이용하여 위와 같은 회로를 구성한다.② 아래표의 왼쪽 부분과 같은 입력을 인가하고 출력을 확인한다.※주의사항 : 한번에 하나의 bit(A or B)에 하나의 데이터(1 or
    리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털회로실험 <여러가지기본논리함수들>
    디지털 회로 실험 2주차 실험보고서실험 1) 여러 가지 기본 논리 함수들그림 2-1 X-OR 게이트 등가회로그림 3-4 NAND 게이트를 이용한 RS래치 회로실험 3) RS 래치 ... 이 1이 되는 논리회로로, 위 실험에서의 신호 1 입력은 5V의 전압을 주는 것을 의미하고, 신호 0 입력은 접지에 연결하는 것을 의미한다.출력값 Y는 오실로스코프로 확인을 할 수 있 ... 기반 chatterless 스위치그림 3-5 RS래치 이용한 chatterless 스위치 회로-실험 결과실험 1)ABY000011101110Y=0 일 때의 오실로스코프 결과값 Y
    리포트 | 5페이지 | 1,500원 | 등록일 2023.10.24
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 06월 27일 금요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
12:57 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기