• 통큰쿠폰이벤트-통합
  • 통합검색(9,509)
  • 리포트(8,356)
  • 자기소개서(634)
  • 시험자료(293)
  • 방송통신대(167)
  • 논문(50)
  • 서식(5)
  • ppt테마(2)
  • 이력서(1)
  • 표지/속지(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디지털논리회로 논리회로 vhdl 전전설2 논리회로 설계 논리회로 신호등
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 101-120 / 9,509건

  • 자료 표지
    논리회로설계실험 라인트레이서 레포트
    논리회로설계 실험 설계프로젝트 보고서주제 : 라인트레이서 설계1. 설계 배경 및 목표1) 설계 배경지금까지 여러 VHDL표현 방식에 대해서 배우고 그에 따른 여러 조합회로와 순차 ... 회로를 설계하였다. 순차회로에서 설계한 분주기 설정, finite state machine 설계 등이 linetracer를 설계하는데 많이 사용될 수 있었다. 또한 VHDL로 작성
    리포트 | 15페이지 | 7,000원 | 등록일 2021.10.09
    다운로드 장바구니
  • 자료 표지
    논리회로설계 실험 기본게이트 설계
    논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. 실험 목표CPLD와 FPGA에 대해 알아보고 그의 활용을 알아본다. 또한 전기전자 논리회로 교과목의 기초지식 ... 과 Xilinx tool을 사용하여 VHDL언어를 통해 기본적인 논리회로인 AND OR 게이트의 논리회로를 설계하고 진리표를 통하여 각 기본 게이트들의 동작적 모델링과 자료 흐름 모델링 ... 성능이나 정확한 타이밍의 예측이 필요로 하는 곳에 적합한 구조이다. 그러므로 단순히 신속한 처리가 요구되는 어드레스 디코더 혹은 시퀀스 회로 등의 유리하여 사용된다.2) FPGA
    리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01
    다운로드 장바구니
  • 자료 표지
    논리회로실험 병렬 가산기 설계
    논리회로설계 실험 예비보고서 #3실험 3. 병렬 가산기 설계1. 실험 목표1의 보수와 2의 보수에 대해 학습하고 병렬가산기, 병렬 가감산기를 논리기호를 사용하지 않고 설계 ... 회로오른쪽의 그림은 8bit 병렬가산기의 논리회로도이다. 구조를 자세히 보면 전가산기 8개가 쓰였다는 것을 알 수 있다.(4) 병렬 가감산기의 논리회로와 작동원리병렬 가감산기는 8개 ... (Schematic 방법)으로 작성하시오.(1) 병렬 가산기의 구조적 모델링(스키메틱)1) 소스 코드병렬가산기의 논리기호 내의 전가산기 회로구조적 모델링? 전가산기를 먼저 작성
    리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01
    다운로드 장바구니
  • 자료 표지
    [논리회로실험] CMOS 회로의 전기적 특성 결과보고서
    한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부:제출일:과목명:교수명:학 번:성 명:실험 2. CMOS 회로의 전기적 특성1. 실험 과정 및 ... 결과* 실험 1 : Inverter의 입출력 특성 확인1) 실험 과정- 주어진 회로를 구성한다.-V _{CC} =5V, Input 전압은 사인파V _{PP} =5V ... noise로 나타나는 현상이 발생하는 것이다.* 실험 2 : Schmitt-trigger의 입출력 특성 확인1) 실험과정- 주어진 회로를 구성한다.-V _{CC} =5V, Input
    리포트 | 6페이지 | 1,000원 | 등록일 2021.04.06 | 수정일 2023.03.29
    다운로드 장바구니
  • 판매자 표지 자료 표지
    논리설계 및 실험 2 레포트 (디지털 IC 개요, 조합논리회로)
    리포트 | 15페이지 | 2,000원 | 등록일 2025.01.20
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털논리회로 실험 2. 불 대수와 드모르간
    실험 2:불 대수와 드모르간예비 ReportPSpice Simulation디지털논리회로전자공학부 홍길동202500001. 7400 IC 칩시뮬레이션 결과 이 회로는 AND게이트 ... 2:불 대수와 드모르간결과 Report디지털논리회로전자공학부 홍길동20250000BAXY*************1001. 7400 NAND 게이트 두 개 사용.NAND 게이트 두 ... 와 같은 역할을 한다. ((AB)')'=AB2. 7402 IC 칩시뮬레이션 결과 이 회로는 OR 게이트와 같은 역할을 한다. ((A+B)')'=A+B3. 7404 IC 칩시뮬레이션
    리포트 | 9페이지 | 1,500원 | 등록일 2025.08.21
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비보고서3
    를 이해한다.2. 실험에 대한 이론·가산기 : 두 개 이상의 입력을 이용하여 이들의 합을 출력하도록 하는 조합논리회로로, 반가산기와 전가산기로 나눌 수 있다.-반가산기2개의 비트 A ... 와 B를 더해 합 S와 올림수 C를 출력하는 조합논리회로로 올림수와 합에 대한 부울 대수식을 표현하면C=A BULLETB,S=A OPLUSB와 같다.-전가산기2개의 비트 A, B ... 와 하나의 자리올림수C _{i`n}를 더해 합 S와C _{out}를 출력하는 조합논리회로로C _{out}와 합에 대한 부울 대수식을 표현하면C _{out} =C _{i`n} (A
    리포트 | 8페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비보고서8
    하는 순서회로로, 출력 형식에 따라 다양한 counter가 존재하는데 가장 널리 사용되는 카운터는 n비트 2진 counter이다. 이 counter는 n개의 F/F을 통해서2^n개의 상태 ... )① 74HC08(And gate)와 74HC76(Dual J-K Flip-Flop with preset and clear)를 이용하여 위와 같은 회로를 구성한다.② AND ... and clear)를 이용하여 위와 같은 회로를 구성한다.② AND gate의 3개의 출력결과를 확인한다.·예상결과 : 실험2은 74HC08(And gate)와 74HC76
    리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비보고서6
    . 실험에 대한 이론·조합논리회로와 순서논리회로의 비교-조합논리회로: 적어도 하나의 출력 채널과 2개 이상의 입력 채널을 가지며, 입출력 모두 이산 상태의 값을 가지고 있고, 각 ... 출력채널의 상태는 동시에 입력되는 입력 채널의 상태에 의해결정되는 회로이다.-순서논리회로: 입력의 조합만으로는 출력이 정해지지 않는 논리 회로로, 현재의 내부 상태와 입력에 의해 ... 출력의 상태가 정해지는 기억 작용이 있는 논리 회로이다. 순서논리회로의 출력은 입력과 순차회로의 현재 상태에 관한 함수로 현재 상태는 기억소자에 의해 주어진다.·래치와 플립플롭
    리포트 | 11페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비보고서9
    소자로 사용하고 읽을 때 순차적이 아닌 랜덤하게 읽을 수 있기 때문에 읽기 또는 쓰기 속도가 매우 빠르다. 기록과 해독의 두 회로가 있어서 정보의 기록, 해독이 가능하고 컴퓨터 ... : Select 1 or 03) Read/Write : Select Read or Write위 표의 오른쪽 그림은 1bit RAM으로 RS 래치가 포함되어 있는 회로이 ... (Quad를 이용하여 위와 같은 회로를 구성한다.② 아래표의 왼쪽 부분과 같은 입력을 인가하고 출력을 확인한다.※주의사항 : 한번에 하나의 bit(A or B)에 하나의 데이터(1 or
    리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 자료 표지
    [논리회로실험] Counter_ 예비보고서
    동작원리를 이해2. 실험이론1) Counter- 클럭펄스를 세어서 수치를 처리하기 위한 논리회로- 반복해서 일어나는 현상의 수를 셈한다.- 플립플롭 회로로 구성한 2진 계수기와 변형 ... 하는 Counter- D 플립플롭의bar{Q} 출력을 D입력 및 다음단의 클럭 입력에 연결하여 각 플립플롭에서 Q출력을 설계한 회로- 첫 번째 소자에 입력된 클럭펄스가 1개씩 증가할 때 ... 으로 리셋하는 회로가 필요함2단 2진 Counter의 출력 파형- 클럭 펄스는 하강 에지에서 트리거- 첫 번째 단에 입력이 가해지면 그 출력은 다음 단의 입력에 가해짐- 클럭 펄스
    리포트 | 9페이지 | 1,000원 | 등록일 2021.06.03 | 수정일 2023.03.29
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비보고서5
    동작원리를 이해한다.2. 실험에 대한 이론·Decoding : n비트의 2진코드를2^n개의 서로 다른 정보로 바꾸어 주는 조합 논리회로로 입력이 n개, 출력이 m개인 디코더를n ... 의 진리표와 논리식을 나타내고 있다. 3times8 Decoder는 3비트의 2진코드를2 ^{3}개의 서로 다른 정보로 바꾸어 주는 조합 논리회로로 3개의 입력변수로 된 최소항을2 ... ^{3}개 이하의 출력으로 바꿔준다.·Encoding : 10진수나 8진수를 입력으로 받아들여 2진수나 BCD와 같은 코드로 변환해주는 조합 논리회로로2^n개의 입력과 n개
    리포트 | 10페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 자료 표지
    디지털회로실험 논리게이트 실험 레포트
    디지털회로실험실험보고서제목 : 기본 논리 게이트(NOT, AND, OR)일반 논리 게이트(NAND, NOR, 버퍼)1. 기본 이론- NOT 게이트- NOT 게이트는 입력이 1 ... ) 버퍼 논리기호 - [표 8] 3-상태(active-low) 버퍼 진리표입력출력A{bar{E}}C10100010하이임피던스01하이임피던스2. 실험 내용- 실험 회로도실험에 사용한 부품 ... {A}}- [그림 1] NOT 게이트 논리기호 - [표 1] NOT 게이트 진리표입력출력AB0110- AND 게이트- AND 게이트는 입력이 모두 1(ON)일 때 출력이 1(ON
    리포트 | 9페이지 | 1,500원 | 등록일 2020.12.13
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비보고서10
    following this code of ethics.[실험10 ? D/A&A/D converter]1. 실험 목적·D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리 ... 에 대해 이해한다.2. 실험에 대한 이론·DAC(Digital to Analog Converter)digital 신호를 analog 신호로 변환하는 전자회로-DAC block ... ^{n-2}D_{2}+ CDOTS+2^{0}D_{n} } over {2^{n}-1 }의 출력값을 가지고 회로의 구성과 분석이 쉽고 변환이 빠르다는 장점을 가지고 있으나 분해능을 올리
    리포트 | 8페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 자료 표지
    울산대학교 디지털실험결과24 디지털 조합 논리회로와 순서 논리회로
    디지털 실험 24장. 디지털 조합 논리회로와 순서 논리회로학번 : 이름 :디지털 실험 24장. 디지털 조합 논리회로와 순서 논리회로학번 : 이름 :1. 실험 결과(1) 조합회 ... 로 연결하고, +극에 GND 또는 Vcc를 연결하여 LED의 발광을 확인한다.(2) 동기식 순서회로그림 24-4 입력순서를 검출하기 위한 순서 논리회로(12조 조원 실험 사진 참고 ... 에 사용한 LED는 공통 Anode이다. 만약 공통 Cathod로 제작된 다이오드들을 사용한다면 회로를 어떻게 수정하여야 하는지 설명하라.A : 공통 Anode일 경우 LED의 +극
    리포트 | 2페이지 | 2,000원 | 등록일 2021.03.20
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 5주차 Encoder 설계
    었다. 마지막으로 simulation을 이용하여 출력 파형을 분석해보면서 4:2 Priority encoder의 이론과 실제 결과값과 일치함을 알 수 있었다. 이러한 과정에서 논리회로설계에서 중요한 Encoder에 대해 더욱 깊게 이해할 수 있었다.
    리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 4주차 MUX 설계
    1) Objective of the Experiment(실험 목적)이번 실험의 목적은 4:1 MUX와 1:4 DEMUX를 강의 시간에 배운 2:1 MUX와 1:2 DEMUX의 modeling 방법과 skeleton code를 참고하여 구현하는 것이다. 이때 구현은 세가..
    리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 3주차 Adder 설계
    하는 과정에서 논리회로의 기본 개념인 1-bit adder와 4-bit adder에 대해 더욱 깊이 이해할 수 있었고, 이러한 부분에서 실습의 의의가 있다.
    리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 8주차 register 설계
    1) Objective of the Experiment(실험 목적)이번 실습에서는 8-bit register와 8-bit shift register를 structural modeling으로 구현한다. w8 강의에서 배운 shift register의 behavioral ..
    리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 자료 표지
    [논리회로 실험] 디멀티플렉서 verilog 설계
    다. 따라서 이번 실습에서는 디멀티플렉서의 동작을 이해하고, Verilog 또는 VHDL이 회로로 합성되는 과정을 이해한다.실습 내용실습결과논리식과Schematic설계디멀티플렉서 진리표제 ... 어변수출력S1S0Y0Y1Y2Y300I000010I001000I011000IY0=S1’S0’Y1=S1’S0Y2=S1S0’Y3=S1S0Schematic 회로도Verilog, VHLD
    리포트 | 2페이지 | 2,000원 | 등록일 2020.12.24
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 30일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
7:37 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기