"디지털논리게이트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 and or not 게이트 전전설2 디지털 hdl설계 nand게이트 컴활1급 필기 디지털논리설계 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리게이트" 검색결과 1,081-1,100 / 1,915건

[디지털시스템실험(Verilog)] Address Generator, PC Calculation Unit, Branch Handler 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... ]위의 Boolean algebra formulation에서 보수 기호는 NOT게이트로, 곱 기호는 AND게이트로, 합 기호는 OR게이트로 구현할 수 있다.코딩 소스에서 각 식 ... 경우 output은 무조건 0이 출력되므로, 최종적으로 AND게이트에 result와 enable값을 통과시킨다. AND게이트 역시 32bit로 호출되어야 한다.시뮬레이션 결과

리포트 | 4페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
6주차 교과교재

숫자(비트)를 덧셈하기 위해 사용되는 논리 회로의 일종. 반 덧셈기는 2개의 디지털 입력(비트)을 받고, 2개의 디지털 출력(비트)을 생성한다. 즉, 표와 같이 덧셈해야 할 2개 ... 가 하는 일을 학생이 하게 한다. 즉, 지식적으로 부족한 사람에게 직접 하게 하여 이해를 돕는 것이다.(3) 구성원리- 계열성 : 교육내용의 논리적 심리적 계열방법에 관심을 두어 ... ).◇가산기 제작 (반 가산기 - HA)- 시스템 구성 요소 습득가산기를 제작하기에 앞서, 가산기란 무엇인가라는 개념과 게이트들의 이해가 필요하다. 우선 가산기란 컴퓨터 내에서 2진

리포트 | 6페이지 | 1,000원 | 등록일 2011.06.14

다운로드 장바구니
부울대수와 논리식

작용의 학습(2) 논리 작용을 진리표, 논리회로 및 불대수 표현방법의 학습2. 참고 사항디지탈 논리의 기초* 논리레벨 만들기디지털 전압 레벨은 아래 그림에서 보여주는 스위치를 이용 ... 기본 게이트에 대한 표시로서 부울 연산자를 이용하여 논리회로식의 전개가 가능하다. 바로 부울 대수식으로 디지털 회로의 표현할 수 있다는 말이다. 아래의 곱의합과 합의곱으로 AND ... REPORT1. 논리작용의 기초2. 부울 대수와 논리시의 간략화논리작용의 기초1. 목적(1) AND, OR, INVERT(NOT), NAND 및 NOR게이트에 대한 기초적 논리

리포트 | 7페이지 | 1,000원 | 등록일 2009.12.02

다운로드 장바구니
판매자 표지

1.Basic Gates[결과]

에서 제대로 된 출력 신호를 얻기 위해서는 풀업 저항이 있어야만 한다는 것을 증명할 수 있었다.2. 실험결론 및 고찰- 이번 실험은 디지털 논리 회로를 구성하는 데에 있어서 가장 기본 ... 적인 논리 게이트(AND, OR, NOT, NAND, NOR, XOR)에 대해 알아보고, 직접 실험해봄으로써 동작 특성을 이해하는 실험이었 다.- 실험 1과 2에서는 기본 논리 ... 하게 나왔고, 각 게이트의 동작 특성을 잘 이해할 수 있었다.- 실험 3에서는 좀 더 복잡한 논리회로를 구성하여 그 결과를 측정해보았다. 실험하기 전에 logic diagram을 통하

리포트 | 6페이지 | 1,000원 | 등록일 2011.07.05

다운로드 장바구니
드 모르간의 법칙(예비)

Charles H. Roth, Jr.4) HDL을 이용한 디지털 논리 실험, 이문기5. 예비 보고서(1) 드 모르간의 법칙(DeMorgan’s Law)란?AND, OR 게이트에 NOT 게이트 ... 을 이용하면 어떠한 논리 회로도 NAND와 NOR을 사용하여 간략하게 나타낼 수 있다. 이 정리를 이론식으로 표시하면 다음과 같이 쓸 수 있다.그림 4 NOR 게이트 ... 게이트 실험그림 3-3과 같이 NOT과 AND 게이트를 이용하여 회로를 구성하고, 실험 결과는 표 3-3과 그림 3-4의 타이밍도에 기록한다.논리회로 실험장치 또는 전원공급기의 공급

리포트 | 6페이지 | 1,000원 | 등록일 2010.07.14

다운로드 장바구니
[디지털시스템실험(Verilog)] 32×32 Binary Multiplier 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목32×32 Binary ... 다.② Multiplier 모듈의 gate level 설계에 대한 고찰왼쪽의 논리회로도는 4×4 multiplier이다.비록 이번 실험에서 구현하게 될 32×32의 form은 아니지만,기본적인 모듈 ... 의 B[n]의 곱(AND게이트 통과)으로 나타내어져 있는 것을 알 수 있다.wire Xn은 각 adder의 피가수이다. 즉, 이전 adder의 연산의 결과값이다. 이때 Xn의 최상위

리포트 | 2페이지 | 1,500원 | 등록일 2011.10.05

다운로드 장바구니
TTL_NAND_NOR_게이트의_정의와_동작

② TTL 게이트의 부하법의 결정③ 논리 1과 0의 레벨정의④ TTL 게이트의 잡음내력⑤ 정논리와 부논리의 비교⑥ TTL의 동작전환 속도에 미치는 용량성 부하의 효과2) 관련 이론 ... 의 종류에 의해 구분되며, 저전력 쇼트키(LS)의 형태가 가장 많이 사용되고 있다.기본 게이트에서 속도와 전력의 곱(speed-power product)이라는 상수는 논리군이 주어진 ... 스로 동작하게 된다. 따라서 Q4가 포화 상태가 되므로 출력은 논리 0이 된다.위의 그림의 게이트 회로에서 저항값은 R1은 4kΩ, R2는 1.6kΩ, R3는 2kΩ, R4는 5k

리포트 | 8페이지 | 1,000원 | 등록일 2010.05.21

다운로드 장바구니
homenet(홈네트워킹)

내의 망과 연결하는 것홈게이트웨이의 발전초기에는 PC에 디지털 모뎀이 부착하여 논리적인 홈 게이트웨이를 형성하는 형태를 가졌었다. 현제에는 PC와 독립적으로 동작한다. 따라서 ... ) 2. PLC (Power Line Communication) 3. IEEE1394 4. Ethernet LAN 기업 네트워킹 5. 블루투스 (Bluetooth) 6. 홈게이트 ... 의 네트워킹은 물론 PDA, 이동전화 등의 이동단말과의 네트워킹 그리고 디지털TV, 디지털냉장고 등의 정보가전기기와 통합된 네트워킹으로 발전목 적- 미래 - 가정내부의 모든 기기

리포트 | 49페이지 | 2,000원 | 등록일 2011.06.08

다운로드 장바구니
42장 디지털집적회로 : AND게이트 , OR게이트

42장. 디지털 집적회로 : AND, OR게이트실험 목적0. AND, OR 게이트의 특징과 기호를 이해한다.1. 구성된 AND 게이트와 OR게이트를 실험을 통해 진리표를 작성 ... 한다.2. 혼합된 AND/OR 게이트의 실험을 통한 진리표를 작성한다.[실험 장비 및 재료]? 전원 공급 : +5V? 장비 : 디지털멀티미터? IC : 7408, 7432 각 1개 ... ? 기타 : 논리브레드보드(가능하다면), 3 SPST 스위치[기초이론]디지털 시스템은 “1” 과 “0” 두 가지 상태만을 가지는 소자들로 구성되며, 이들의 논리연산에는 부울대수

리포트 | 5페이지 | 1,000원 | 등록일 2009.11.15

다운로드 장바구니
실험5결과 ENC&DEC

이 장점이다. 아래는 74HC42의 내부 논리 게이트의 모습이다.실험을 통해 원하는 결과를 정확히 얻어낼 수 있었다. 4 bit BCD code를 Decimal로 바꾸는 경우를 눈 ... 에서 다른 프로세스로 정보가 옮겨가는 일은 굉장히 중요하고 빈번히 일어나는 과정이다. 장치에서 정보를 처리하기 위해 고안된 논리전개나 데이터의 흐름은 정보전송 용도와 잘 맞지 않 ... 하는 회로를 구성하였다. error나 overflow표시 같은 특별한 사인이나 표시가 필요한 곳에 주로 사용된다. 숫자, 영자, 특수 기호를 나타내기 위해 주로 사용된다. 디지털 시계

리포트 | 6페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
[2013 기말고사]인터넷과 윤리 박한우 교수님 타이핑

적 보호조치저작권보호의 기술- DRM digital right management 저작권으로 통치- 디지털 워터마킹, 디지털 핑거프린팅, 콘텐츠인식, 포렌식 마킹 기술등법적평가 ... 공고 것 :“ 최초판매의 원칙:- 유형물에 한하여 적용 ( 무형물에는 적용되지 않아, 인터넷을 통해 전송이 이루어진 이후에 재전송시 저작권자의 허락이 필요)디지털 파일의 경우 ... 에 대한 대비책 필요- 가정 등 소규모 집단에서 편리- 방통위 산하 그린 아이넷에서 무료로 다운인터넷 접속 관문에서의 차단- 게이트웨이나 프락시 등의 인터넷 접속 관문에 차단

시험자료 | 37페이지 | 1,500원 | 등록일 2013.07.15 | 수정일 2021.03.29

다운로드 장바구니
컴퓨터구조 1장 노트정리

= emulatorHardware로 구현 = Hardware? 논리게이트논 리 : 0 , 1gate : 입력 & 출력변 수 : 기억장치변수명 : 기억장치이름?조합회로 디코더인코더멀티플렉서2009. 9. 9 ... (수)? Digital Circuit Combinational Circuit : 기본소자 = 게이트(조합회로) Decoder, encoder, MUXSequential ... Computer Architecture- 1장 노트정리 -2009. 9. 7 (월)? Computer : 계산기 + 정보처리 = Digital System? Calculator

시험자료 | 7페이지 | 1,500원 | 등록일 2009.09.28

다운로드 장바구니
논리회로설계실험 프로젝트_digital door rock

과 목 : 논리회로설계실험과 제 명 : 프로젝트 결과보고서(P_6조)담당교수 : 조준동 교수님학 과 : 전자전기공학과학 년 : 3학년학 번 : 2006312687 ... , 2006312117이 름 : 서 영 진, 김 현 기학 번 : 2007310623, 2007313531이 름 : 정 광 수, 손 계 익제 출 일 : 2011. 6. 2111_1학기_논리회로설계 ... 실험 프로젝트 결과보고서 제출 (P_6조) - Digital Doorlock43 -Digital Doorlock 설계1. Digital Doorlock의 개요☞ 주변에서 흔히 볼 수

리포트 | 44페이지 | 4,000원 | 등록일 2012.03.20

다운로드 장바구니
NAND, NOR, XOR 게이트 디지털회로실험 결과보고서

디지털회로실험 결과보고서-Lesson 3 결과NAND, NOR, XOR 게이트실험3 NAND, NOR, XOR 게이트1.실험목적1) 기본 게이트인 NAND, NOR, 그리고 ... ) 전원 공급기, 오실로스코프, 그리고 로직 프로브 등 각종 실험 장비의 조작법을 익힌다.2.실험결과1. NAND 게이트 동작 확인NAND gate입력출력ABCDEFG논리값전압값 ... 게이트 동작 확인NOR gate입력출력ABCDEFG논리값전압값논리값전압값논리값전압값000012.95100.20312.952010100.20813.01700.175101000

리포트 | 5페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
디지털로직실험/최신 디지털 공학 실험 16 J-K플립플롭

가지 플립플롭에 대한 진리표가 그림 16-1에 비교되어 있다. S-R 플립플롭과 혼동되지 않기 위해서 입력을 J(세트 모드)와 K(리셋 모드)로 표시하였다.논리 게이트의 입력 ... 은 기본적으로 S-R 플립플롭의 무효 출력 상태를 토글(toggle)이라는 새 모드로 대체함으로써 부가적인 논리를 갖는 클럭 입력 S-R 플립플롭이다. 토글은 플립플롭이 현재 상태 ... 을 알려준다.그림 16-4추가 조사tPLH와 tPHL 측정주의: tPLH와 같은 파라미터의 측정은 아날로그와 디지털 오실로스코프에서 다르게 수행된다. 실험 순서 1에서의 실험을 구성

리포트 | 18페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
디지털로직실험 16장 J-K 플립플롭

16-1에 비교되어 있다. S-R 플립플롭과 혼동되지 않기 위해서 입력을 J(세트모드)와 K(리셋 모드)로 표시하였다.그림 6-1기본 플립플롭의 비교논리 게이트의 입력이 출력에 영향 ... 디지털 시스템에서는 입력의 시간적 상태가 출력상태에 영향을 주는 순서논리 회로가 필요 할 경우가 생기는 데 이의 기본이 되는 것이 플립플롭이다. 플립이나 플롭은 순간적인 사물 ... 은 기본적으로 S-R 플립플롭의 무효 출력상태를 토글(toggle)이라는 새 모드로 대체함으로써 부가적인 논리를 갖는 클럭 입력 S-R 플립플롭이다. 토글은 플립플롭이 현재 상태와 반대

리포트 | 12페이지 | 3,000원 | 등록일 2013.06.22

다운로드 장바구니
실험 5. 래치와 플립플롭 예비보고서

게 되며, 일반적으로 많이 사용되는 메모리 소자로는 플립플롭이 있다. 플립플롭은 1비트의 정보(0 또는 1)를 저장할 수 있는 소자이며, 논리 게이트들을 연결하는 방법에 따라 다르 ... 다. 래치는 기본적인 플립플롭을 말하며 NOR게이트를 사용하여 구성할 수 있고 NAND게이트를 사용하여 구성할 수 있다.2. R-S latch회로< 회로도 >3. 동작 원리NAND ... 게이트로 구성된 래치 회로에 대한 동작을 분석해보면 먼저 회로에서 S=1, R=1 Q=0 Q'=1 상태를 가정하자.S=0 으로 변화시키면 출력은 Q=1, Q'=0이 된다. 다시 S

리포트 | 5페이지 | 3,000원 | 등록일 2011.01.11

다운로드 장바구니
Maxplus를 활용하여 디지털시계제작

디지털 논리 설계< 설계 주제 >Counter를 활용한 디지털 시계- 설계 목표 : Counter를 이해하고 Counter를 활용한Counter시계(디지털시계)를 설계해 보자. ... 카운터면 1010에서 리셋이 되도록 출력단자를 묶어 AND게이트를 거친 후 리셋에 넣어주고 6진 카운터일 경우에는 3개의 T-F/F(3 bit) 카운터로 생성가능 하며 110 ... 에서 리셋이 되도록 출력을 묶어 AND게이트를통해 리셋에 넣어준다. 이와 같이 12진 카운터도 1101일 때의 출력을AND게이트를 통해 리셋에 넣어주면 구현이 가능하다.중요한 것

리포트 | 14페이지 | 3,000원 | 등록일 2010.12.14

다운로드 장바구니
판매자 표지

실험 15. 플립플롭의 기능 결과보고서

기 전에 inverter를 거쳐서 R로 들어가고 L과 V를 AND시켜 S로 보내면 위와 같은 시스템을 만들 수 있다.(2) 디지털 회로에 있어서 입력신호로 사용되는 기계적인 스위치 ... 적으로 되다가 최종적으로 원하는 위치에 머물게 된다. 이러한 문제를 해결하기 위해서는 bouncing이 되지 않도록 debouncing 회로를 기계적 스위치 다음에 연결하여 디지털 ... 한다. 상승 모서리 트리거 방식 플립플롭과 하강 모서리 트리거 방식 플립플롭은 출력 값이 변하는 시점만 다를 뿐 출력의 논리 값을 결정하는 방법은 동일하다.? D latch와 D

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.29 | 수정일 2018.10.15

다운로드 장바구니
Logics를 이용한 논리회로 설계보고서

2010년 논리회로 설계보고서목 차1. 시뮬레이터 요약2. 설계 1: 기본 논리게이트 설계 및 구현3. 설계 2: 불 대수와 드모르간의 정리 설계 및 구현4. 설계 3 ... - 실제 실험하기 전에 회로를 구성하여 시뮬레이션 해볼 수 있어서 시행착오를 줄일 수 있다.2. 실험 1: 기본 논리게이트 설계 및 구현① NOT 게이트 구성▶ 시뮬레이션 구성 ... : Exclusive-OR 게이트 설계 및 구현5. 설계 4: 가산기와 감산기 설계 및 구현6. 설계 5: 인코더와 디코더 설계 및 구현7. 설계 6: 멀티플렉서와 디멀티플렉서8. 설계 7

리포트 | 71페이지 | 6,000원 | 등록일 2011.04.24

다운로드 장바구니

이전10개 50 51 52 53 545556 57 58 59 다음10개

파워링크

신청하기