"병렬회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 공진회로 분압기 설계 전기전자 rlc 직렬공진 회로 분압기 설계 결과 전원의 출력저항 전자회로실험 쉬프트 레지스터

판매자 표지는 다운로드시 포함되지 않습니다.

"병렬회로설계" 검색결과 1,061-1,080 / 3,259건

부경대 컴퓨터공학과 전기전자공학개론 기말고사 족보

를 설계할 때 해당 다이오드의 정격이 최소한 예상 평균 순방향 직류의 1.5배큰 다이오드를 사용하는 것이 현명함반파회로-하나의 다이오드를 가지며 교류신호의 반을 자름중간탭 전파 회로 ... 시험 형식: 개념문제 계산문제(과제)9장 반도체 소개진공관-전류를 한쪽으로 흐르게 한다.-전력 증폭기, 발진기 등으로 사용됨실리콘-다이오드 트랜지스터 집적회로에서 넓게 사용됨 ... - 교류를 직류로 변환하는 보다 나은 설계로서 교류신호의 전체 주기를 모두 이용하는 이점 적용필터링-정류기의 출력에서는 맥동은 필터를 써서 제거필터초크-정류기로부터 얻은 직류를 보다

시험자료 | 6페이지 | 7,000원 | 등록일 2020.07.23 | 수정일 2020.10.19

다운로드 장바구니
[기초전자회로실험2] "FPGA Board를 이용한 FSM 회로의 구현" 결과보고서

마다, 미리 정해진 순서대로, 상태가 변하는, 순서논리회로 또는 레지스터인 Counter에 대해 학습하고 CLK에 따라 동시에 트리거 되는 동기식 카운터(병렬 카운터)와 비동기식 카운터 ... 았다.앞서 3bit Up-Counter를 설계하는 과정과 동일하게 4bit Up-Counter를 설계하고 이를 회로로 표현하고 회로의 구성 및 동작원리에 대해 먼저 알아본 이후 HDL ... 1Result report Electronic Engineering기초전자회로실험FPGA Board를 이용한 FSM 회로의 구현자료는 실제 실험을 바탕으로 작성되었으며,보고서

리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
CMOS 연산 증폭기 결과보고서

도 나타나는 옵셋 전압, 시스템 옵셋 전압과 구분된다. 시스템 옵셋 전압은 예측 가능하며, 회로를 신중히 설계함으로써 최소화할 수 있다.시스템 옵셋 전압이 발생하는 원인을 알아보 ... = 2.649ms▶ 10%에서 90%로 바뀔 때 걸리는 시간: 14.8ms - 10.514ms = 4.286ms2) 시뮬레이션 회로(2) : 100Ω 병렬 연결▶ 50% 바뀔 때 ... _{8}의 게이트와 소스 사이에 인가될 것이다.? 우수 부하 극점의 전체 보상1) 실험회로2) 실험결과구형파 및 10k 소스 연결100Ω 병렬 연결사인파 입력100Ω 있을 때100Ω

리포트 | 10페이지 | 5,000원 | 등록일 2020.04.02

다운로드 장바구니
기초전자회로실험 예비보고서 - 인코더, 디코더와 7-Segment Display

를 표현하는 것이다 .그리고 다른 말로는 FND(Flexible Numeric Display)라고 표현하기도 한다.실험회로 및 시뮬레이션 결과4.1 인코더4.1.1) 설계문제1 : 3 ... 한 후 논리식을 간략화하여 논리회로를 구성한다. 구성한 회로의 3-Bit 인코더 역할 수행 여부를 확인한다.4.1.2) 설계문제2 : NAND 또는 NOR게이트 활용설계문제 1 ... 인코더 역할 수행 여부를 확인한다4.2 디코더4.2.1) 설계문제1 : 3-Bit 이진수 디코더AND, OR 게이트 등을 이용하여 3 – Bit 디코더 회로를 구성하고 진리표

리포트 | 9페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

다운로드 장바구니
전기전자실험 - 옴의법칙 및 테브난, 노오튼 정리

제목 : 옴의법칙 및 테브난, 노오튼 정리1. 목적- 저항 2개 이상을 이용해서 직렬, 병렬, 직병렬 구성을 해보고 합성저항의 크기는 어떻게 변화하는가를 확인한다.- 회로에 직류 ... 는 전체전류는I= {V} over {R _{1} +R _{2}}[A] 이다.(2) 병렬 접속회로저항R _{1`}과R _{2}를 그림과 같이 병렬접속하면, 합성저항은R= {R _{1 ... 접속회로그림과 같이 접속된 전압 V를 인가하면 저항R _{2}과R _{3}에 병렬이므로 합성저항R _{2}//R _{3}는 이 식R= {R _{2} R _{3}} over {R

리포트 | 10페이지 | 1,000원 | 등록일 2018.11.20

다운로드 장바구니
아주대학교 기초전기실험 A+ dc9, dc10, dc11 예비보고서

분석은 저번 시간에 공부한 키르히호프 법칙으로 할 수 있지만 합성 저항은 키르히호프 법칙만으로 구하기는 번거롭고 불가능한 상황이 있을 수 있다. 직렬과 병렬이 혼합되어 있는 회로 ... 에서는 회로를 있는 그대로 보는게 아니라 직렬, 또는 병렬 연결의 특징을 알고 회로를 직렬과 병렬을 명확히 구분해서 같은 회로지만 다른 모양의 회로를 만들 수 있어야 한다. 이 때 ... 회로에 대한 정확한 이해가 필요할 것이다. 예를 들어 처음으로 나오는 회로를 보자. 이 회로를 언뜻 보면 R2, R3는 병렬인데 R1과의 관계가 헷갈린다. 세 도선이 모이는 점

리포트 | 7페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
[A+]중앙대 전기회로설계실습 결과보고서1 저항, 전압, 전류의 측정방법 설계

회로의 저항 : 10*5.1/(10+5.1) + 5.1 kΩ = 8.477 kΩ이론에 따른 전류 I : 5V= I * 8.477kΩ , I = 0.590mAKCL에 따르면 병렬연결 ... 전기회로 설계 실습결과 보고서실습 1. 저항, 전압, 전류의 측정방법 설계조2조학 과전자전기공학부학 번이 름담당 교수실험일2019.09.09제출일2019.09.16요약 : 저항 ... 30개를 측정한 결과 모든 저항이 5%의 오차범위를 만족하였고 평균값은 9.8691kΩ, 표준편차는 0.021355이었다. 저항을 병렬로 연결하면 표준편차가 0.009638로 작

리포트 | 6페이지 | 1,500원 | 등록일 2020.09.11

다운로드 장바구니
A+ 전기회로실험 3장 직류전압의 측정 <2주차 결과보고서>

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부전기 회로 실험 결과보고서전기 회로 실험 2017 전기전자공학부이름 :학번 :실험제목3.직류전압의 측정실험목표① 회로 ... ,Row 6의 1V의 경우 전원장치의 미세조정을 엄밀히 하여도 정확한 1V를 맞추기 어려워 1.003V로 맞추어 하였다. 이상적으로는 병렬 회로 이기 때문에, Switch의 Open ... 을 서서히 증가시켜 목표 전압에 도달하도록 해야 한다.3. 병렬로 연결된 저항에 걸리는 전압을 측정하기 위해서는 DMM/VOM을 병렬로 연결해야한다.4. 실험도중 회로소자를 변경할 때

리포트 | 2페이지 | 1,500원 | 등록일 2019.02.26 | 수정일 2019.04.18

다운로드 장바구니
울산대학교 전자실험(2)예비8 BJT의 에미터 바이어스 및 콜렉터 궤환 바이어스 회로

베이스와 에미터 전압은 거의 일정하게 되어 에미터 전류는 트렌지스터의 영향을 적게 받게 되므로 이 두 회로는 고정바이어스 회로보다 더 높은 안정도를 가진다.그러므로 적절한 설계회로 ... 실험8 BJT의 에미터 바이어스 및 콜렉터 궤환 바이어스 회로학번 : 이름 :1.실험목적에미터 바이어스 와 피드백 바이어스 회로의 특성을 알아본후 동작점을 결정해보고 안정도 ... 에 대해 이해한다.2.실험이론에미터 바이어스와 콜렉터 바이어스는 전압분배 바이어스의 회로의 변형으로 피드백회로가 어디에 연결되는지 에 따라 나뉜다.10 R_B < beta R_E 라면

리포트 | 2페이지 | 1,000원 | 등록일 2020.03.19

다운로드 장바구니
홍익대학교 집적회로 설계 프로젝트

pattern에 대해서 delay가 향상되었다. Critical path가 아주 조금 개선되었다. 처음 회로 설계 시 pmos와 nmos stack에 대한 sizing이 제대로 되지 않 ... 트랜지스터가 병렬로 연결되어 있기 때문에 셋이 동시에 켜질 때 내부 저항이 감소하기 때문이다. =0 인 경우에 pmos 3개가 모두 켜지는 경우를 제외하고는 딜레이가 거의 비슷한데, 와중 ... 트랜지스터들은 모두 같은 사이즈로 설계 되어있다. 딜레이를 최소로 하기 위해서 stage effort가 4인 것이 좋다. pmos 사이즈2 nmos 사이즈1인 인버터를 기준으로 미러애더

리포트 | 23페이지 | 5,000원 | 등록일 2020.01.06

다운로드 장바구니
전기회로 및 설계 프로젝트(사진자료,그래프,사용소자)

식과 타려식이 있다. 자려식은 회로 자체의 진상장치에 의해 전류하고, 외부로부터는 무효전력의 보상을 받지 않는 것이며, 회로방식에는 직렬형과 병렬형이 있다. 타려식은 외부로부터는 무효전력의 보상을 받는다. 회로로서는 단상·다상 정류회로가 그대로 인버터를 형성하고 있다. ... 전기회로 및 설계Project1. Power supply1.1) 개요(이론적 배경)컴퓨터에 안정적인 전원을 공급하는 전원 공급장치로 약칭은 PSU이다. 외부에서 들어오는 교류 ... 이 작은 기기의 전원으로 사용되는 데 반해 파워서플라이는 컴퓨터와 같이 출력 전압과 전류 용량이 많은 기기의 전원으로 사용된다.1.2) 회로 및 시뮬레이션 1.3) 실제작PCB기판

리포트 | 14페이지 | 2,000원 | 등록일 2019.12.02 | 수정일 2021.09.30

다운로드 장바구니
[기초전자회로실험2] "Asynchronous Counter / Design of Synchronous Counters" 예비보고서

한다.⑦ 위 과정을 기반으로 회로를 설계한다.? 이미 존재하는 IC에서 시퀀스를 얻을 수 있는 경우, 이는 거의 항상 특수 시퀀스를 설계하는 것보다 더 경제적이고 간단하다.5. 실험 ... 방법 및 순서① 다음의 상태를 따르는 6-mod Gray code synchronous counter를 설계한다.② 회로를 설계하고 구성한다.③ 실험 회로는 실험 당일 날 제공 될 예정 ... 1Preliminary report Electronic Engineering기초전자회로실험Asynchronous Counter / Design of Synchronous

리포트 | 7페이지 | 1,500원 | 등록일 2019.03.25 | 수정일 2019.03.29

다운로드 장바구니
충북대학교 전자공학부 전자회로실험I 예비보고서 실험 1. 다이오드 응용회로

[실험 1. 다이오드 응용회로]1. 실험 목적? 순방향과 역방향 바이어스 전압이 접합 다이오드 전류에 미치는 효과 측정? 접합 다이오드의 전압-전류 특성을 측정하고 도시? 반파 ... /전파 정류 회로의 입, 출력 파형 이해? 브리지 정류기와 배전압 정류회로의 구성 이해? 캐패시터와 다이오드를 이용한 필터회로 이해? 직류 재생회로와 배전압 정류회로의 구성에 대해 ... 의 전류는 거의 영에 가까워진다.? 항복전압 이상 역 전압이 가해지면 다이오드 항복이 일어나면서 급격히 역전류가 증가하고 파괴된다.? 제너 다이오드? 설계상 역 전압 항복 영역

리포트 | 13페이지 | 2,000원 | 등록일 2020.09.24

다운로드 장바구니
무선 충전, 무선 전력 전송 실험, 자기유도, 자기공진, 전자기파 완벽 정리 보고서

. 직렬 병렬 공진기에서 Quality-Factor를 결정하는 방법과 Q값의 변화에 따른 공진기의 특성변화에 대하여 조사하고, 위의 1번에 대하여 네 가지 Type의 공진기를 설계하시 ... 한 캐패시터를 추가하고 Network Analyzer로 분석한 모습입니다.측정한 Inductance를 가지고 이론적으로 계산한 C값을 적용하여 설계한 회로를 분석하였더니 6.78 ... 보고서-1]1. 주어진 논문을 학습하고, 그림 3의 결과를 얻기 위한 자기 공명 결합 회로 분석하는 법을 기술하시오. 그림 5의 결과를 MATLAB, LabView 등의 프로그램

리포트 | 17페이지 | 3,000원 | 등록일 2019.09.21

다운로드 장바구니
[전자전기컴퓨터설계실험1] [전전설1] 노턴의 정리, 테브난의 정리 결과레포트

한 조합이라도 이상적인 전류원과 병렬저항으로 변환하여 전기적 등가를 설명할 수 있다는 이론이다.주어진 선형회로를 Network A, Network B 로 나눈다. (Network 중 ... Rth와 Isc를 병렬로 접속한다.-------> Network B 의 모든 전류, 전압, 전력은 원래대로 유지된다.3. 최대 전력 전달 이론주어진 선형회로를 Network A ... 노턴의 정리, 테브난의 정리,그리고 최대 전력 전달과 목 명전자전기컴퓨터설계실험 I학 과전자전기컴퓨터공학부학 번이 름실 험 일2016.4.28담 당 교 수담 당 조 교목차 TOC

리포트 | 13페이지 | 1,500원 | 등록일 2019.11.16

다운로드 장바구니
서울시립대학교 통신공학실습 9주차 예비레포트

면 된다. 다이오드를 넣으면 충전경로는 Ra 다음 병렬 다이오드를 거치게 된다음 커패스터에 도달하게 된다. 듀티 사이클 95%이상 5% 이하까지도 만들수 있게 된다.두번째. 적분 회로 ... 는지에 대하여 고찰하는게 이번 실험의 중요한 포인트가 될 것이다.나. Essential Backgrounds for this Lab555 Timer555타이머 ic는 집적 회로의 다양 ... 한 사용 타이머 펄스 생성 및 발진용 회로이다. 555는 시간 지연, 발진기 및 플립 플롭 요소를 제공하는 데 사용될수 있다. 가장 보편적인 발진을 할때 사용하는 아날로그 집적 회로이

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29 | 수정일 2019.08.10

다운로드 장바구니
Diode rectifier 7주차 결과보고서(점수 10+1/10)

동작을 한다.실험 결과 및 분석측정 결과3.3.1. Half-wave rectifier and peak rectifier아래와 같이 회로를 설계하여 Half-wave ... 은 아니e 8의 회로는 4개의 다이오드를 이용한다. 이렇게 회로를 설계할 경우 다음의 결과파형이 출력된다. 이 실험에서는 입력파형과 출력파형을 따로 측정하였다. 저항의 양단의 전압 차 ... 에서 R1에 커패시터를 병렬 연결하여 설계하고 출력파형을 측정하였다.Figure SEQ Figure \* ARABIC 12 R이 100Ω일 경우Figure SEQ Figure

리포트 | 9페이지 | 1,500원 | 등록일 2020.04.04 | 수정일 2020.04.23

다운로드 장바구니
제너다이오드의 로우딩 , 반파정류회로 예비보고서

, 저항, 1개의 다이오드로 구성되어 있다.2) C입력형 필터회로반파정류는 AC의 아날로그 신호를 절반만 정류시킨다. 하지만 부하와 병렬로 커패시터를 달아주게 되면 커패시터는 ( ... 전기회로 실험 및 설계- 제너 다이오드의 로우딩1. 실험 목적제너 다이오드의 로우딩에 의한 정전압 동작을 이해시킨다.2. 관련 이론1)제너 다이오드와 부하저항의 연관성제너 ... 다이오드에 병렬로 부하저항을 연결하면(병렬 조절기) 제너전압(기준전압)미만에서는 저항쪽으로 전류가 흐르고, 제너전압 이상에서는 제너다이오드 쪽으로 전류가 흐르고 저항쪽으로도{V _{Z

리포트 | 8페이지 | 1,000원 | 등록일 2019.05.10

다운로드 장바구니
AD컨버터의 종류 및 설명,그림

시키는 결과를 가져왔다. 반면에 그 가격은 저가격화되고 있다. 고성능의 A/D컨버터는 모듈러 설계방식을 사용하지만, 이것은 매우 제한된 경우에만 사용한다.-병렬형 A/D 컨버터병렬형 A/D ... 일수록 많아진다.-캐스케이드 A/D컨버터파이프라인형과 마찬가지로 MSB에서 LSB까지 1비트씩 순서대로 A/D변환을 실시한다. 단, 스테이지 사이에 샘플 & 홀드 회로가 없으며, 병렬 ... 형은 병렬형보다 콤퍼레이터 수가 적고 파이프 라인형이나 캐스케이드형보다 A/D 변환 스테이지 수가 적다는 것이다.경우에 따라서는 회로규모와 소비전력에 있어서 최적의 값이 얻어질

리포트 | 13페이지 | 3,000원 | 등록일 2018.09.19

다운로드 장바구니
전기회로설계실습 실습11(공진회로(Resonant Circuit)와 대역여파기 설계) 예비보고서

하면 된다.3.3 RLC 병렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C = 0.01 ㎌, 공진주파수가 15.92 ㎑, Q-factor가 1인 bandpass filter를 설계 ... 설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계1. 목적 : RLC 공진 회로를 이용한 Bandpass, Bandstop filter를 설계, 제작 ... ㎋ ceramic disc): 2개인덕터(10 mH 5 %): 2개3. 설계실습 계획서3.1 RLC 직렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C = 0.01 ㎌, 공진

리포트 | 5페이지 | 1,000원 | 등록일 2020.09.07 | 수정일 2020.09.15

다운로드 장바구니

이전10개 49 50 51 52 535455 56 57 58 다음10개

파워링크

신청하기