• 통합검색(1,574)
  • 리포트(1,353)
  • 자기소개서(175)
  • 시험자료(23)
  • 방송통신대(11)
  • 논문(8)
  • 서식(2)
  • 이력서(1)
  • ppt테마(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전전설1 전전설3 우선순위 인코더 시립대 논리회로 전전설1 예비 plc d플립플롭cadenc 디지털시스템실험
판매자 표지는 다운로드시 포함되지 않습니다.

"전자전기컴퓨터설계실험2" 검색결과 81-100 / 1,574건

  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ6주차. Combinational Logic DesignArithmetic Logic and Comparator실험 날짜2016 ... . 10. 17학번이름Professor조교Expected Results2-bit 2 * 1 Mux 설계2-bit 2 * 1 Mux Simulation Resultbus switch ... * 1 Mux 설계Input Select는 bus switch 1, 2를 사용하고, Input A는 bus switch 5, 6, 7, 8을 사용한다. Output은 LED 1, 2
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제04주 Lab03 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ4주차. Verilog HDL실험 날짜2016. 9. 26학번이름Professor조교Expected ResultsAND Gate ... ProgrammingAnd Gate Simulation ResultInput A -> bus switch 1, Input B -> bus switch 2, Output -> LED ... 1에 할당되어 있으므로, bus switch 1과 bus switch 2를 모두 올렸을 때에만 LED 1에 불이 들어올 것임을 예상할 수 있다.NAND Gate
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    시립대 전자전기컴퓨터설계실험1 2주차 결과레포트
    전자전기컴퓨터공학 설계 및 실험 I개요와 계측기 1 (전압전류원, DVM)_post제출날짜 : 2015년 3월 16일담당교수 :담당조교 :학번 :이름 :내용 TOC \o "1-3 ... , 값 읽는 법, 특성 PAGEREF _Toc414227021 \h 8 Hyperlink \l "_Toc414227022" 2.실험 장비 및 재료 PAGEREF _Toc ... ), 전원공급기(GPS-3303)실험 부품 – 저항(1k, 2k, 3k, 5k, 10k), 각종 전선실험결과아래의 5개 저항 값을 멀티미터로 측정하고, 그 오차값에 대해 검토
    리포트 | 16페이지 | 1,500원 | 등록일 2016.03.06
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre
    Pre-lab Report전자전기컴퓨터설계실험Ⅱ6주차. Combinational Logic Design Ⅱ Decoder, Encoder and Mux실험 날짜2016. 10 ... 고 하드웨어를 동작시키면 bus switch를 조작함에 따라 8가지 경우의 따라 LED 8개가 각각 켜질 것이다.[실험 2] 1-bit 2 * 1 Mux설계Add SourceSource ... 다(bus switch 2 = High, LED 1 = High).[실험 3] 2-bit 2 * 1 Mux 설계Add SourceSource Code모듈을 지정해주고, 2개의 2
    리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre
    Pre-lab Report전자전기컴퓨터설계실험Ⅱ5주차. Combinational Logic DesignArithmetic Logic and Comparator실험 날짜2016 ... 를 통해 Half Adder가 잘 작동함을 알 수 있다.[실험 2] 1-bit Full Adder 설계Add SourceSource Code모듈을 지정해주고, 사용할 Input 및 ... . 10. 10학번이름Professor조교실험 소개실험 목적연산을 이용한 Half-Adder, Full-Adder, 4-bit Full-Adder, Subtractor를 설계해본다
    리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험1(전전설1)2주차예비
    담당 교수박 병 은담당 조교김 민 기실 험 일2015. 03. 17실 험 조7조학 번2012440이 름실험에 대한 소개실험 목적실험에 사용될 이론 및 지식실험 장비 및 재료 ... 와 실험방법실험 방법실험 재료 장비주의점실험 내용참고문헌실험에 대한 소개실험 목적기본 실험 장비 사용방법 숙지- 함수 발생기 (Function Generator) 에 대한 이해 및 방법 ... 파 (Ramp wave)- 펄스파 (Pulse wave)- 톱니파 (Sawtooth wave)전압, 주파수 등 측정 방법을 익힌다.실험에 사용될 이론 및 지식주기()란?한번 진동
    리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    (완전 세세한 정리, 끝판왕) 시립대 전전설2 9주차 Lab09 예비 레포트 LCD Control 전자전기컴퓨터설계실험2,
    전자전기컴퓨터공학부 설계 및 실험2Pre Lab-09Lab-09 LCD Control실 험 날 짜학 번이 름목차1. 실험 목적 ... 들을 잘 숙지하고 실험을 해야 원하는 결과를 얻을 수 있으리라 예상된다.6. 참고 문헌전자전기컴퓨터설계실험2 교안PAGE \* MERGEFORMAT2 ... 씩 슬라이딩 되도록 설계설계조건code5. 예상 결과본 실험은 Verilog HDL 언어를 사용하여 LCD를 제어하는 실험이다. 16 x 2 LCD module 배우고 어떻게 설계
    리포트 | 15페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.11.16
    다운로드 장바구니
  • 자료 표지
    (완전 세세한 정리, 끝판왕) 시립대 전전설2 9주차 Lab09 결과 레포트 LCD Control 전자전기컴퓨터설계실험2,
    전자전기컴퓨터공학부 설계 및 실험2Post Lab-09Lab-09 LCD Control실 험 날 짜학 번이 름목차1. 실험 결과 ... 게 되었는데, 앞으로도 진행할 실험에서 어떤 내용인지 잘 숙지하고 있어야 제대로 된 실험을 진행할 수 있을 것이라 생각된다.4. 참고문헌전자전기컴퓨터설계실험2 교안PAGE \* MERGEFORMAT2 ... 도록 설계설계조건Combo box 실험결과사진상으로 왼쪽으로 쉬프트 모습이 잘 찍히진 않았지만 실제 동작결과 잘 작동됨을 확인할 수 있었다.2. 토의본 실험의 토의에서는 코드 해석
    리포트 | 17페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.11.11
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험1(전전설1)2주차결과
    담당 교수박 병 은담당 조교김 민 기실 험 일2015. 03. 17실 험 조7조학 번2012440이 름1. 실험에 대한 소개2가. 실험 목적2나. 실험에 사용될 이론 및 지식22 ... 된다. 즉 두 배로 측정되는 것이다.2. 실험 (5.4.1)에서의 50Ω 100Ω 1KΩ 에서 V 값이 다른 이유는?다음과 같이 VPP 가 나온 이유도 위의 (토론 1) 에서의 설명 ... 과 동일하다.Load(50Ω) 이므로 출력VPP = 1V 에서 출력VPP = 2V 이다.실제 연결한 ΩLoad(50Ω),출력VPP = 2V실험값(VPP)50Ω2V= 1V1.03 V
    리포트 | 28페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    (완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 결과 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,
    전자전기컴퓨터공학부 설계 및 실험2Post Lab-06Sequential Logic 1(Flip-Flop, Register, SIPO, counter)실 험 날 짜학 번이 름목차 ... 고 설계할 줄 알아야 오류없이 원하는 값을 얻을 수 있었다.4. 참고문헌전자전기컴퓨터 설계실험2 교안PAGE \* MERGEFORMAT2 ... =1000Q=1100Q=1110Q=0111Q=0011Combo box 실험결과실습5는 같은 4bit SIPO 레지스터를 for문으로 설계한 경우다. 실습4에는 총 두번의 데이터 값
    리포트 | 25페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24
    다운로드 장바구니
  • 자료 표지
    (완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 결과 레포트 Combinational Logic 1, 전자전기컴퓨터설계실험2,
    전자전기컴퓨터공학부 설계 및 실험2Pre La-04Combinational Logic 1실 험 날 짜학 번이 름목차1. 실험 결과 ... 입력 모두 1일 때 캐리가 발생하게 된다. 실험결과 두 입력모두 1을 넣었을 때 LED2에서 전원이 들어옴을 확인할 수 있었다.(2) One bit 전가산기1) 1비트 반가산기 ... 동작 결과입력a=0111 b=1100출력 cout:1, s=0011LED1은 cout을 나타내고 LED2~5는 s를 나타낸다. 실험결과 원하는 값을 얻을 수 있었다.4bit
    리포트 | 18페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24
    다운로드 장바구니
  • 자료 표지
    (완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 예비 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,
    전자전기컴퓨터공학부 설계 및 실험2Pre La-06Sequential Logic 1(Flip-Flop, Register, SIPO, counter)실 험 날 짜학 번이 름목차1 ... ········································141. 실험 목적본 실험에서는 Verilog HDL 언어를 사용하여 Flip-Flop, Register, SIPO 등 Sequential Logic을 설계 및 실험하고자 한다.2 ... . 실험 목적··········································32. 배경 이론
    리포트 | 14페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ10주차. Application Design Ⅱ - Text-LCD Control.실험 날짜2016. 11.14학번이름 ... Application Design Ⅱ Text-LCD Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... 와 일치하는 것을 확인할 수 있다.[응용] Text LCD display shiftSimulationLCD Line1, Line2에 문자열 data가 들어간 이후, 주기
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Pre
    Pre-lab Report전자전기컴퓨터설계실험Ⅱ11주차. Project, Digital Watch Counter.실험 날짜2016. 11.21학번이름Professor조교 ... watch가 잘 작동함을 확인할 수 있다.ReferenceDatasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... 3 FPGA Chip)Pre-Lab실험 방법Digital Watch Up CounterAdd SourceSource Code는 크게 네 부분으로 구성되어 있다.Source Code
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Pre
    Pre-lab Report전자전기컴퓨터설계실험Ⅱ10주차. Application Design Ⅱ - Text-LCD Control.실험 날짜2016. 11.14학번이름 ... – Verilog HDL 실습 Lab#09 Application Design Ⅱ Text-LCD Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... 에서 항시 방출되는 전자를 형광체에 충돌시켜 자체적으로 발광하는 소자를 사용한다. 따라서 하나의 도트마다 자체 발광하여 출력하는 장치라 할 수 있다.Write from FPGA to
    리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ3주차. 『HBE-ComboⅡ-SE』board,Lab#02 『Xilinx Spartan3』FPGA chip,『ISE』digital ... 에 누를 경우, LED 1에 불이 들어오는 것을 확인할 수 있다. 이로써 AND Gate Programming이 제대로 동작함을 알 수 있다.[실험 2] 1 bit Full-Adder ... ProgrammingPre-Lab과의 비교 결과, AND Gate가 정상 작동함을 확인할 수 있었다.[실험 2] 1-bit Full-Adder ProgrammingTruth Table과의 비교 결과
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제04주 Lab03 Pre
    Pre-lab Report전자전기컴퓨터설계실험Ⅱ4주차. Verilog HDL실험 날짜2016. 9. 26학번이름Professor조교실험 소개실험 목적HDL(Hardware ... Description Language)를 이용한 AND 및 NAND Gate 설계를 해보고, Verilog HDL 문법을 익힌다.실험에 필요한 배경 지식Verilog HDLHiLo ... , Output -> LED 1에 할당되어 있으므로, Button Switch 1과 Button Switch 2를 동시에 눌렀을 때에만 LED 1에 불이 들어올 것임을 예상할 수 있다.[실험
    리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ11주차. Project, Digital Watch Counter.실험 날짜2016. 11.21학번이름Professor조교 ... 함을 확인하였고, Count up과, Calibration Clock 또한 정상 동작함을 확인하였다.ReferenceDatasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... 다.DiscussionDigital WatchPre-Lab의 source code로 실험한 결과, 분주한 clock을 다른 module 혹은 always 구문에서 사용할 경우
    리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 전자전기컴퓨터설계실험2 (결과레포트와 예비레포트 동시에) 1주차 Lab01 TTL gates Lab on Breadboard
    전자전기컴퓨터공학부 설계 및 실험2Post Lab-01TTL gates Lab on Breadboard실 험 날 짜학 번이 름목차1. 실험 목적 ... TTL을 이용하여 OR 게이트, XOR게이트, 반가산기, 전가산기 논리회로 실험 및 설계를 진행한다.2. 배경이론1) OR 게이트 논리 회로- 입력 중 어느 하나라도 1이 되면 결과 ... 에 회로를 구성한다.(2) TTL(7486 XOR Gate IC)에 전원을 연결한 후 스위치를 사용하여 회로의 동작(LED)을 본다.(3) 실제 실험 결과를 시뮬레이션 결과와 진리표
    리포트 | 23페이지 | 3,000원 | 등록일 2020.07.27
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험1 2주차 Postlab Cirucit Analysis
    전자전기컴퓨터설계실험 Ⅰ과목 : 전자전기컴퓨터설계실험1학과 : 전자전기컴퓨터공학부학번 : 2009440132이름 : 전상기1. Introduction1) Purpose of ... 류와 저항값을 읽는 방법을 살펴본다.2) Essential background for this Lab? Ohm's law전류의 세기는 두 점 사이의 전위차에 비례하고, 전기저항 ... 에 반비례한다는 법칙으로 전압의 크기를 V, 전류의 세기를 I, 전기저항을 R이라 할 때, V=I·R의 관계가 성립한다. 여러 개의 부하가 직렬로 연결된 직렬회로에서는 저항을 통과
    리포트 | 19페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 17일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
3:30 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기