"중앙대학교 전자전기공학부"의 검색결과 입니다.

통합검색(1,044)
리포트(952)
자기소개서(77)
시험자료(14)
이력서(1)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아날로그 실험실습 dMM PSPICE 예비 전자회로 전자회로설계 중앙대 편입 전자 중앙대학교 lpf

판매자 표지는 다운로드시 포함되지 않습니다.

"중앙대학교 전자전기공학부" 검색결과 961-980 / 1,044건

중앙대 마이크로프로세서 응용회로설계실습 4학년 1학기(성적인증) (예비) STM 제어

1. 5.6절과 6.10.1절을 참조하여 다음 Stepping Motor제어 실험을 하기 위한 프로그램 “stm_mm.c”와 그에 대한 Makefile을 작성하고 line 별로 해석하라#include #include #include #include //헤더 파일 선언..

리포트 | 5페이지 | 1,000원 | 등록일 2018.07.05

다운로드 장바구니
중앙대 마이크로프로세서 응용회로설계실습 4학년 1학기(성적인증) (결과) DCM 제어

2, 19 : SenseA, SenseB : Between this pin and ground is connected the sense register to control the current of the load4, 5 : out1, out2 : Outputs of ..

리포트 | 4페이지 | 1,000원 | 등록일 2018.07.05

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습7-(위상 제어 루프(PLL))

1. 서론 위상 고정의 개념은 1930년대에 개발 된 이후 전자공학과 통신 분야에 폭 넓게 사용되어 왔다. 예를 들어 반도체에서 dynamic power를 줄이기 위한 use

리포트 | 4페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
자기소개서 대회 금상

소개지원대학명중앙대학교2.지원학과창의ICT공과대학 소프트웨어학부3.전형유형학생부위주(종합)다빈치형인재4.제출서류학생부, 자기소개서, 교사추천서5.전형방법1단계(3배수 내외) : 서류 ... (100) 2단계 면접(30)+서류(70)6.전형분석1. 중앙대 수시종합전형에는 다빈치형인재전형과 탐구형인재전형이 있다.중앙대 종합전형중 가장 많은 인원을 선발하는 전형 대략 20 ... :1이 넘는다.2. 다빈치형 인재전형 면접 : 학업준비도, 인성 및 의사소통능력, 서류의 신뢰도 등을 종합적으로 평가하는 개인별 심층면접으로 진행한다. 중앙대의 펜타곤 평가모집

자기소개서 | 4페이지 | 3,000원 | 등록일 2020.01.29

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습3-(Switching Mode Power Supply (SMPS))

화(Regulation) 시켜줄 수 있는 부궤환 제어 회로가 필요하게 된다. 부궤환 제어회로의 대표적인 예로서는 펄스폭변조(PWM) 제어 회로를 들 수 있다. Buck 컨버터

리포트 | 7페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습8-(논리함수와 게이트)

(3) Vcc를 5V(논리값 1)에서 0V(논리값 0)로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법을 생각하고, 그 단계적 방법을 구체적으로 서술하라.NAND 게이트에 5V를 인가한 후, 한쪽 핀에는 5V 다른 한쪽에는 F.G로..

리포트 | 6페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습10-(4-bit Adder 회로 설계)

실습 목적 조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.이론부 요약부울 대수 : 논리학을 수학적으로 해석하기 위해 고안 되었으며 변수, 상수

리포트 | 5페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습1-(Common source증폭기와 Cascode 증폭기)

1. 요약이번 실습에서는 MOSFET을 사용하여 Common Source 증폭기를 만드는 실습을 해보았다. CS를 설계할 때 책에서는 입력파형을 5mV로 가정하였지만 Function Generator에서 5mV를 구현할 수 없어서 100mV까지 입력파형을 바꿔서 실험해..

리포트 | 4페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습8-(논리함수와 게이트)

이번 실습은 AND, OR, INVERTOR, NAND, NOR, XOR 등 게이트의 동작을 확인하는 실험이었다. AND, OR, NAND, NOR 등 논리함수와 그에 상응하는 전압 값을 측정하여 확인하는 실험이라서 큰 어려움이 없는 실험이었지만, 실험 초기 기계 오작..

리포트 | 7페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습9-(래치와 플립플롭)

설계실습 9요약 : RS LATCH는 아래와 같은 회로 구성을 띄고 있으며 이에 따른 동작-Table을 확인하는 실험을 하였다. 결과적으로 거의 일치함을 알 수 있었으며 이론부

리포트 | 4페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습10-(4-bit Adder 회로 설계)

(A) 본 설계실습에서 무엇을 하였으며 그 결과는 어떤가? 수치를 포함하여 요약한다. 본 실험은 조합논리회로의 설계방법을 기본으로 조합논리회로를 설계하는 것을 기본으로한다. 결과 값은 0.2%이하의 오차를 기록하며 예상 값과 매우 일치하게 나왔다.(B) 설계실습계획서에..

리포트 | 3페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습2-(접촉식 초전형(Pyroelectric) 적외선 센서

실습 목적- 초전형 적외선 센서, LED, Op-Amp의 원리를 이해하고, 인체가 센서에 접촉되었을 때 발생하는 전압의 변화를 검출할 수 있는 초전형 센서 회로를 설계한다.이론부 ... 요약 적외선센서 – 적외선의 파장은 가시광선보다 길고, 전자파 보다 짧은 전자파의 일종이며 자연에서는 온도가 높은 것은 파장이 짧은 적외선을, 온도가 낮은 것은 긴 파장을 가진

리포트 | 4페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습5-(신호발생기)

일반적으로 신호 발생기는 일정한 주파수와 위상, 크기를 가진 주기 함수를 발생시키는 회로이며 왜곡 없이 발생하는 것을 목적으로하지만 실상은 그렇지 못하다. 이번 실험의 Wien Bridge 신호 발생기는 발진을 일으키기 위한 두 조건을 만족하기 위해 Positive, ..

리포트 | 6페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습7-(위상 제어 루프(PLL))

7-3-1 위상제어루프의 용도 이론부의 위상 제어 루프를 이해하여 요약, 설명하여 실제 사용되는 분야에 대해서 서술한다. : 전압제어 발진기의 출력 위상을 입력 신호의 위상

리포트 | 9페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습9-(래치와 플립플롭)

이론부 요약RS 래치 - 출력Q가 1인 경우 SET, 출력 {bar{Q}} 가 1인 경우 RESET이라 한다. S, R 모두 0인 경우 현재 상태의 값을 유지한다. R과 S

리포트 | 4페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습1-(Common source증폭기와 Cascode 증폭기)

실습 목적- CS 증폭기와 Cascode 증폭기를 설계하고 이를 측정하여 동작 특성, 이득 및 위상관계에 관해 알아보고, 두 증폭기의 차이점에 대하여 비교한다.이론부 요약 CS ... 전압의 감소를 의미한다. 따라서 입력신호 전압의 정(+)의 반주기는 부(-)의 반주기를 만들어 주게 되므로 CS amp는 위상반전이 됨을 알 수 있다.

리포트 | 8페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습6-(전압제어발진기)

전압 제어 발진기는 입력 제어 전압의 크기에 따라 출력 되는 신호의 주파수가 변하는 주파수 가변 신호 발생 회로이다. 일반적으로 제어 신호로써 전압을 사용하므로, 전압 제어 발진기 (VCO : Voltage Controlled Oscillator)로 불린다. VCO를 ..

리포트 | 8페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
전기회로설계실습( 6~10 실험)

설계실습 7. RC회로의 시정수 측정회로 및 방법설계3.1 설계실습계획서 (이론 3, 8장 참조) 3.1 DMM으로 전압을 측정할 때 내부저항이 매우 크다는 것을 앞에서 실험

리포트 | 3페이지 | 1,500원 | 등록일 2013.07.01

다운로드 장바구니
중앙대 전기회로 설계실습 2학년 2학기(성적인증) (예비) 설계실습 3,4 -(분압기설계, Thevenin 등가회로 설계)

1번에서 구한 저항값에 해당하는 탄소저항이 없으므로 3kΩ과 1.8kΩ을 이용하여 근사값을 만든 후에 3.3kΩ에 병렬로 DMM을 연결하여 측정한다. 하지만 이 값을 그대로 대입해 버리면 부하 연결전후의 각 단자의 전압이 모두 달라지게 되므로 현실적으로는 측정할수 없다..

리포트 | 5페이지 | 1,000원 | 등록일 2017.06.21

다운로드 장바구니
중앙대 전기회로 설계실습 2학년 2학기(성적인증) (결과)설계실습3 (분압기 설계)

1. 서론 분압기란 파형(波形)을 바꾸지 않고 전압의 크기를 분할하여 적당한 값으로 끌어내는 장치를 의미한다. 실생활에서도 전원의 출력전압보다 낮은 전압, 혹은 높은 전압이 필요할 경우가 생기곤 한다. 단순히 이론만 가지고는 우리가 생각하는 값과 실제 값의 차이가 있..

리포트 | 3페이지 | 1,000원 | 등록일 2017.06.21

다운로드 장바구니

이전10개 44 45 46 47 484950 51 52 53 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감