"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 레포트 텀프로젝트 전전설2 논리회로 설계 논리회로실험 vhdl 실험12 멀티플렉서 and or not 게이트

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 961-980 / 4,737건

[디지털]디지털논리회로실험 11,13,14장 예비 레포트

순차논리회로(Sequential Logic Circuit)는 입력에 의해서만 출력이 결정되는 조합논리회로(Combinational Logic Circuit)와는 달리 입력신호 이외 ... 에 현재의 출력상태 일부가 입력으로 피드백 되어 최종 출력을 결정하는 회로이다.이러한 순차논리회로의 가장 기본이 되는 회로가 플립 플롭 회로이다.플립 플롭(FF:Flip-Flop ... 되는 플립 플롭이다. D 플립 플롭의 논리기호, 논리회로, 진리표 및 동작 펄스 파형은 다음과 같다.DQCLKQ'InputOutputDClockQ00현재상태10현재상태010111(4

리포트 | 18페이지 | 1,500원 | 등록일 2006.05.11

다운로드 장바구니
실험 7. FPGA를 이용한 4비트 산술논리회로의 구현 및 검증

실험 7. FPGA를 이용한 4비트 산술논리회로의 구현 및 검증목적 ;1. MyCAD에서 합성한 회로를 FPGA로 구현하는 방법을 익힌다.2. 실험 6에서 설계한 4비트 산술논리 ... 까지의 실험처럼 개별 논리회로 소자를 이용하여 회로를 구현하는 것은 비용 및 시간이 많이 소요된다. 따라서 IC 칩으로 구현하기 이전에 FPGA (Field Programmable ... 하시오1. 실험 6의 의 4비트 산술논리회로를 설계한다.2. 1.에서 설계된 회로를 심볼화 시킨 후, 와 같이 입/출력 버퍼를 추가하여 구성하시오. 4비트 산술논리회로(버퍼 추가

리포트 | 3페이지 | 무료 | 등록일 2006.12.20

다운로드 장바구니
[논리회로 실험] 가산기 실험 결과보고서

실험 4. 가산기 결과 보고서1.그림 4.1의 회로를 구성하고, 측정된 전압을 표 4.3에 기입하시오,ABSC*************1012.그림 4.3의 회로를 구성하고, 측정 ... ,00000001100101001101100101010111001111115.그림 4.6의 회로를 구성하고, 측정된 전압을 표 4.7에 기입하시오,< 고찰 >반가산기와 전가산기를 이용하여 논리회로를 구성해 보았다.7486게이트를 처음으로 사용 ... 된 전압을 표 4.4에 기입하시오,ABSC00000110101011013.그림 4.4의 회로를 구성하고, 측정된 전압을 표 4.5에 기입하시오,ABZSC

리포트 | 3페이지 | 1,000원 | 등록일 2003.05.14

다운로드 장바구니
디지털 개념과 디지털 논리회로 개념정립. 실험목적 : 브레드보드와 집적회로 IC (Integrated Circuit)의 개념과 기능을 이해하고 사용할 수 있도록 그 사용법을 익힌다. 디지털멀티미터 DMM (Digital Multi Meter) 와 전원공급기(power supply)의 일반적인 기능을 이해하고 사용할 수 있도록 그 사용법을 익힌다.

Report for experiment실험 조 : ·학번 :이름 :실험일시 :Page 1Title디지털 개념과 디지털 논리회로 개념정립Purpose브레드보드와 집적회로 IC ... 가 가능하다. 한편, 바이폴러형은 제조공정이나 소비전력의 점에서 MOS형에 열등하지만 속도적으로 유리하다. 일반적으로 논리회로를 1칩(약 1㎠)상에 100개 정도까지 탑재(搭載)한 것 ... ,험조 : ·학번 :이름 :실험일시 :Page 2Materials1. 브레드보드2. 집적회로 IC (Integrated Circuit)3. 디지털멀티미터 DMM (Digital

리포트 | 14페이지 | 1,000원 | 등록일 2015.03.29

다운로드 장바구니
논리회로 실험 Latch & Flip-Flop 래치 & 플립플롭 결과 레포트

을 서약합니다.학 부: 전자공학부제출일: 07.10.13과목명: 논리회로 실험교수명: 박성진 교수님조: 10조학 번: 200320474 200320463성 명: 이준범 이영길실험 ... 5.래치와 플립플롭(Latcj & Flip- flop)실험 1.예비과제 1에서 구한 R-S latch를 구성한 후 출력을 측정하라.《 R-S Latch의 회로 구성도 》《 R-S ... Latch의 실험 사진 》회 로 도《예비회로에서 조사한 R-S Latch 》SRQ00사용안함(undefined)01110011변화없음(Latch)《R-S Latch의 Truth

리포트 | 9페이지 | 3,000원 | 등록일 2007.10.14

다운로드 장바구니
논리회로 실험(Negative Feedback 증폭기와 안정성) 모든 실험 내용과 데이터, 그래프 , 표등을 첨부한 만점 결과 레포트

의 직선성을 feedback이 있는 회로에서 좋아지는가? 그 이유는?- 위의 실험결과에서 보듯이, feedback이 있음으로 해서 직선성, 즉 linearlity가 좋아진다. 이것 ... 이득을 이용해서 회로의 증폭 안정성을 높여주는 것이라 하겠다. 그리고 이것은 전자회로에서 trade-off 현상이라고도 한다.6.4.2 실험 6-2 : 병렬-직렬(shunt-s ... 과 트랜지스터의 동작점이 변하지 않음을 보이시오.↖와가 직렬로 연결되어 있다.↖와가 병렬로연결되어있다.- 즉 두 회로는 동일하므로 두 회로에서 트랜지스터과의 동작점은 같다. 실험과정

리포트 | 16페이지 | 3,000원 | 등록일 2008.02.28

다운로드 장바구니
[논리회로실험] AND,OR,NOT 예비보고서

1. 실험. 1. AND,OR.NOT 게이트2. 이론○ 논리 회로( Logic gate)란?0과 1의 값을 입력받은 후, 이를 가공하여 출력시켜주는 회로를 일컫 ... 가 되는 연산을 AND, OR, NOT등이 있으며 이를 논리 회로로 구현한 AND게이트, OR게이트, NOT게이트 등이 있다.실험 1장에 필요한 AND연산, OR연산, NOT연산 ... 는다.transistor 나 diode를 작은 반도체 웨이퍼 상에 가공한 직접회로(integrated circuir: IC)의 형태로 우리가 사용할 수 있다. 이들 IC는 전압의 크기로 논리상태

리포트 | 8페이지 | 2,000원 | 등록일 2004.07.23

다운로드 장바구니
[논리회로실험] Exclusive-OR와 응용

를 나타 낸다.이진수의 합을 구하는 논리회로반가산기의 진리표(S : 합, C : 오름)XYS= X YC=XY*************1013. 반감산기두 개의 입력 X, Y를 받아 두 개 ... 의 출력을 내보낸다. B는 borrow 비트를 나타낸다.1) 2진수의 차를 구하는 논리회로2) 진 리 표(B : 빌림, D : 차)XYD=X+YB=X`Y ... . Exclusive-OR데이터의 두 비트를 비교하는 논리이다. 두 비트가 같으면 EOR의 출력은 0의 논리를 갖고, 같지 않으면 1의 논리를 갖는다.1) 서로 다른 입력에 대해서만 출력 1을 내

리포트 | 5페이지 | 1,000원 | 등록일 2002.10.30

다운로드 장바구니
[전기전가](디지털논리회로실험)인코더, 디코더 (Encoder, Decoder) 결과 보고서

인코더, 디코더 (Encoder, Decoder) 결과1. 실험 결과(1) Verilog 코드module PRIORITY_ENCODER_8_TO_3 (D, XYZ ... 대입endmodule(2) wave form2. 결과 및 고찰? 비교적 간단한 실험이어서 특별히 문제점은 없었다. 다만 device실행시 null;명령을 소프트웨어에서 받아들이 ... 3+D6+D7Z=D1+D3+D5+D7이것을 바탕으로 소스를 작성해보면,우리가 실험했던 것과 크게 다르지 않게 작성해 볼 수 있다. 즉 같은 것이다.module incoder(D

리포트 | 10페이지 | 1,000원 | 등록일 2007.08.14

다운로드 장바구니
[디지털 논리회로]HDL 디지털 논리 실험 결과 리포트 1장 2장 3장

1장만 요약해 놓습니다.2장 3장도 같은 구성입니다.▶실험 결과verilog 코드에서 작성한대로 50ns 간격을 두고 NAND,NOR 게이트에 신호가 바뀌어 들어가게 됩니다.코드

리포트 | 4페이지 | 1,500원 | 등록일 2005.10.04

다운로드 장바구니
[논리회로실험] 감산기 결과보고서

실험 5. 감산기 결과 보고서ABbd*************1001.그림 5.5 회로를 구성하고, 출력전압을 표 5.3에 기입하시오.2.그림 5.6 회로를 구성하고, 출력전압 ... 을 표 5.4에 기입하시오.ABbd0000010110111100ABbd00000101101111003.그림 5.7 회로를 구성하고, 출력전압을 표 5.5에 기입하시오.4.그림 5.8 ... 회로를 구성하고, 출력전압을 표 5.6에 기입하시오.5.그림 5.9 회로를 구성하고, 출력전압을 표 5.7에 기입하시오.ABCbd

리포트 | 2페이지 | 1,000원 | 등록일 2003.05.14

다운로드 장바구니
[논리회로] 가산기 실험 예비보고서

adder)임.②가산방법의 예A0와 B0가산기에서 발생된 올림수가 C0이고, C3는 A3와 B3가산에서 발생된 올림수.③진리표④논리식⑤회로설계5.실험1)그림 4.1의 회로를 구성 ... 가산기①정의2변수 (A,B)에서 합(Sum)과 자리올림(Carry)을 계산하는 회로로 컴퓨터 내부에서 가장 기본이 되는 회로.②진리표4자리수 중에서 한 자리수의 셈만을 생각한 경우 ... .③논리식④회로설계2)전가산기①정의3변수 (A,B,C)에서 합(Sum)과 자리올림수(Carry)를 계산하는 회로.가산기에 입력되는 두 개의 변수가 2비트 이상일 경우에는 아래 자리

리포트 | 5페이지 | 1,000원 | 등록일 2003.05.14

다운로드 장바구니
[디지털논리회로설계실험]디지털 논리회로 설계실험 예비보고서 8장 병렬가산기 및 감산기

제 8장 병렬 가산기 및 감산기? 실험 목적MSI/LSI 칩들의 기능을 직접 수행해보고, 이들 침을 이용한 여러 연산회로를 구성하여 그들의 동작원리를 실습을 통하여 이해 ... ? 논리실험기 (Digital Logic Lab. Unit)? 7408 (4조 2입력 AND Gate)? 7432 (4조 2입력 OR Gate)? 7404 (6조 Inverter ... )? 7486 (4조 2입력 XOR Gate)? 7483 (4 bit 2진 병렬 가산기)? 실험 순서4-1. 4 bit 2진 병렬 가산기① 4 bit 2진수 2개 ()를 가산하는 회로인

리포트 | 7페이지 | 1,500원 | 등록일 2005.03.30

다운로드 장바구니
[디지털논리회로실험] 반가산기 및 전가산기

실험 4. 반가산기 및 전가산기1. 실험목적반가산기와 전가산기의 설계를 통해 조합논리 회로의 설계방법을 공부한다.설계된 회로의 기능측정2. 관련이론1) 반가산기반가산기 (HA ... 있다.C = AB위의 두 개의 식을 동시에 수행하도록 논리 게이트를 조합하면 반가산 연산을 수행하는 EX-OR게이트와 AND게이트로 구성된 다음과 같은 회로를 얻게 된다.(반가산기 ... : 자리 올림 Cn은 그림 4-17(b)에서 다음 식과 같이 구할 수 있다.위의 식에 의해 논리회로를 그리면 다음과 같이 표시된다.(전가산기 논리도)3. 사용부품 및 계기직류전원

리포트 | 4페이지 | 1,000원 | 등록일 2005.05.21

다운로드 장바구니
논리회로 실험 결과레포트(가산기, 감산기, 디코더) 모든 그래프와 수식을 첨부한 레포트 입니다.

가산기를 다음과 같이 연결해서 전가산기를 구성할 수 있다.- 위의 블록도를 조합회로로 나타내면 다음과 같다.- 실험에서는 OR gate가 없어서 드 모르간 법칙을 이용해 아래와 같 ... )InputOutput0000000101010010111010001101101101011111- 실제 회로 구성은 다음과 같이 하였다. (지면관계상 뒤에 실었습니다.)- 실험한 결과 ... 개와 출력 3개로 회로가 매우 복잡하다.-인수들은 왼쪽 식과 같은 위치를 가진다. 따라서 이를 참고하여 실험 결과를추측해 볼 수도 있다.- 위의 실험에 대한 각각의 출력치를 측정

리포트 | 15페이지 | 2,000원 | 등록일 2008.02.28

다운로드 장바구니
[컴퓨터 공학 실험] 논리 및 연산회로{가산기(Adder),감산기(Subtractor),부호 변환기(Code converter)}

논리 및 연산회로 Xxx( 이름 ) xxx목 차 가산기 (Adder) 반가산기 (Half Adder) 전가산기 (Full Adder) 병렬 가산기 (Parallel Adder ... 로 나타내는 논리 회로 . S= A ⊕ B ⊕ Ci C0=AB+ACin+BCin가 -3) 병렬 가산기 (Parallel Adder) 와 직렬 가산기 (Serial Adder ... (Full Subtractor) 정의 세 개의 입력 단자와 두 개의 출력 단자를 갖고 , 입력 신호의 차와 빌림수를 출력 신호로 나타내는 논리 회로 . Bo=AB+BBin+BBin다

리포트 | 24페이지 | 1,000원 | 등록일 2009.03.25

다운로드 장바구니
논리회로 실험(다단증폭기,coupled amplifier) 모든 수식과 그래프, 사진을 첨부한 만점 결과레포트

실험 5-1 : 교류 결합형 다단 증폭기(AC coupled amplifier)(1) 증폭기 구성- 각 트랜지스터의 동작점? 첫 번째 MOSFET := 3.09V,= 0.408 ... mV의 차이가 발생한다.- 실험결과 : 위상차는 없었고, 약간의 진폭차를 확인할 수 있었다.② capacitor앞뒤의 진폭과 위상차- 위상차 : 최대점이 되는 시간이 같으므로 위상 ... 차는 없다.- 진폭차 : 최대점에서 약 0.769mV의 차이가 발생한다.- 실험결과 : 위상차는 없었고 약간의 진폭차를 확인할 수 있었다.③ capacitor앞뒤의 진폭과 위상차

리포트 | 20페이지 | 3,000원 | 등록일 2008.02.28

다운로드 장바구니
[논리회로실험] 부울대수와 드모르간정리 예비레포트

실험목적- 부울 대수의 기본공리와 정리 및 드모르간(De Morgan)의 정리를 이해하고, 이를 논리회로로 구성하여 실험적으로 확인하는 데 목적을 둔다.실험이론1. 이론 설명-부 ... ) 7408 1 개(3) 7432 1 개(4) 7404 1 개(5) 7400 1 개(6) 7402 1 개실험방법(1) 다음 그림 4.15의 논리회로도의 실험결과를 비교하여 보아라.A ... 2B 3 7402 1 Z그림 4. 15 NOR 게이트 회로도(2) 다음 그림 4.17의 논리회로도의 실험결과를 비교하여 보아라.A 1 27404 17408 3 Z2B 1 27404

리포트 | 3페이지 | 1,000원 | 등록일 2004.10.16

다운로드 장바구니
[논리회로] 논리회로 3bit switch tail ring counter (링카운터) - 직접 실험으로 구성

의 NAND Gate 회로로 만들어 질수 있는 것에 착안을 하였다. D플립플롭을 구하는 곳을 모르는 상태였기 때문에 NAND 회로로 구성을해보았다. 논리회로 책에 나와있는 D플립플롭 ... 다고 판단, 청계천의 (주)석영브라이스톤 매장을 찾아가 3개의 D플립플롭을 구입하여 실험을 하기로 하였다.3) D플립플롭으로의 실제 회로 구성- 사용 부품 및 기기 : Power ... 를 살펴보던중 Preset과 Clear의 기능을 파악할 수 있었다. 단순한 ring counter의 설계가 아닌 제어논리를포함한 counter의 설계라는 것을 잊은채 실험을 하

리포트 | 5페이지 | 1,000원 | 등록일 2003.12.02

다운로드 장바구니
논리회로 실험 결과 - 64-bit IC RAM-type 7489 , 2-bit RAM

을 서약합니다.학 부: 전자공학부제출일: 07.11.10과목명: 논리회로 실험교수명: 박성진 교수님조: 10조학 번: 200320474 200320463성 명: 이준범 이영길실험 ... 를 얻기 위하여 메모리 칩들을 연결할 때 CS입력의 역할은 확실하다.《 2bit ram 회로 구성 》《 2bit ram 실험 사진 》《 2bit ram 직접 구성한 회로 ... 었고 7403의 첫 입력중 하나는 RA와 RB로 단자로 READ실험에 사용하였다. 각 IC별 VCC와 GND를 설정해 주었다. 강의 자료에 있는 회로 구성에 문제가 있어서 새롭게 구성

리포트 | 10페이지 | 3,000원 | 등록일 2007.11.13

다운로드 장바구니

이전10개 44 45 46 47 484950 51 52 53 다음10개

파워링크

신청하기