"병렬회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 공진회로 분압기 설계 전기전자 rlc 직렬공진 회로 분압기 설계 결과 전원의 출력저항 전자회로실험 쉬프트 레지스터

판매자 표지는 다운로드시 포함되지 않습니다.

"병렬회로설계" 검색결과 881-900 / 3,258건

판매자 표지

설계실습 3. 분압기(Voltage Divider)설계 예비보고서

Ω의 부하가 병렬로 연결되었을 때의 출력전압을 계산하라. 설계목표에 대한 오차를 구하고 결과를 분석하라.출력단자에 1k옴의 부하가 병렬로 연결되면 회로는 3kΩ과 kΩ이 직렬 ... 의 전압을 나타낼 수 있다. 그리고 3Ω 저항에 9V, 1Ω저항에 3V가 걸리므로 IC chip에 9V이상 걸리지 않는다.(b) 설계한 회로의 3 V 출력단자에 등가부하로서 1 k ... 를 설계하고 회로도를 도시하라.분압기 전류는 일반적으로 전원이 공급하는 총 전류의 10%가 정도가 되도록 설계하는 것이 좋다. 분압기전류가 10%정도이니 부하로 흐르는 전류는 90%이

리포트 | 3페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
중앙대학교 전기회로설계실습 예비보고서 11. 공진회로와 대역여파기 설계

예비 보고서설계실습 11설계 실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계목적: RLC 공진 회로를 이용한 Bandpass, Bandstop filter ... , 5%): 2개가변저항(20kΩ, 2W): 2개커패시터(10nF ceramic disc): 2개인덕터(10mH 5%): 2개설계실습 계획서RLC 직렬회로에서 R에 걸리는 전압을 출력 ... 값이므로 ch2/ch1을 하면 된다.RLC 병렬회로에서 R에 걸리는 전압을 출력이라 C=0.01uF, 공진주파수가 15.92kHz, Q-factor가 1인 bandstop

리포트 | 7페이지 | 1,000원 | 등록일 2020.09.06

다운로드 장바구니
[A+보고서] 중앙대 전기회로설계실습 예비보고서 3. 분압기(Voltage Divider) 설계

한 현실적 설계)(a) 등가부하를 고려하여 설계목표를 만족하는 분압기를 설계하고 회로도를 도시하라.분압기와 등가부하는 서로 병렬로 연결되므로 분압기와 등가부하에 흐르는 전류의 합 ... 하면, R1=3kΩ과 R2=1kΩ이다.그러므로 R1과 R2의 저항을 직렬 연결시키고, IC chip을 3V가 걸리게 R2의 출력단자에 연결하면 된다.(b) 설계한 회로의 3V출력 ... 단자에 등가부하로서 1kOMEGA 의 부하가 병렬로 연결되었을 때의 출력전압을 계산하라. 설계목표에 대한 오차를 구하고 결과를 분석하라.추가의 1kΩ의 저항을 R3라 하면 그림

리포트 | 3페이지 | 1,000원 | 등록일 2020.09.11

다운로드 장바구니
전기회로설계실습 1장 예비

Digital Multimeter를 이용한 저항(2-wire 측정법, 4-wire 측정법), 전압, 전류의 측정방법을 익히고 DC Power Supply의 사용법을 익힌다. 측정회로를 설계 ... 각각의 저항에 걸리는 전압을 측정하는 회로를 도시하라. (b) 각각의 저항에 걸리는 전압과 전류를 계산하라-KVL과 KCL을 적용하여 구하면병렬연결된 10kΩ,5kΩ에서의 전압V ... 전기회로 설계 및 실습예비 REPORT1장. Ohm의 법칙, 저항(Resistor), KVL, KCL과 목전기회로 설계 및 실습교수님 성함제 출 일학 번조성 명1. 목표

리포트 | 8페이지 | 1,000원 | 등록일 2020.09.05

다운로드 장바구니
중앙대 전기회로설계실습 예비03 분압기(Voltage Divider) 설계

K OMEGA 저항을 사용하여 근사 값을 가지는 저항을 이용한다.3.2부하의 영향위에서 설계한 회로의6V 출력단에3,3K OMEGA 의 부하가 병렬로 연결될 때의 출력 전압을 측정 ... 하는 회로와 방법을 기술하여 제출하라. 예상 출력전압을 명시하라.4.95K OMEGA 저항이 있다고 가정하고 회로를 설계하면 다음과 같다.abcDMM병렬 연결된 저항의 값은{3.3 ... )전압안정 직류전원의 출력전압이15V로 고정되어 있을 때,3.3K OMEGA 에6V의 전압이 걸리는 회로를 설계하여 제출하라.6Vabc3.3K OMEGA 에6V의 전압이 걸리려면R

리포트 | 5페이지 | 1,500원 | 등록일 2020.04.07

다운로드 장바구니
중앙대 전기회로 설계 실습 예비보고서 1. 저항, 전압, 전류의 측정방법 설계

측정법), 전압, 전류의 측정방법을 익히고 DC Power Supply의 사용법을 익힌다. 측정회로를 설계하고 실습을 통하여 확인한다.2. 준비물* 기본 장비 및 선 ... 가 연결되어 있을 때 각각의 저항에 걸리는 전압을 측정하는 회로를 도시하라.(b) 각각의 저항에 걸리는 전압과 전류를 계산하라.- 병렬이므로{5*10} over {5+10}={10 ... 전기 실습 예비보고서1장. 저항, 전압, 전류의 측정방법 설계과목교수명제출일조학번이름1. 목적Digital Multimeter를 이용한 저항(2-wires 측정법, 4-wires

리포트 | 8페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니
판매자 표지

직-병렬회로의 저항 예비레포트

14 예비레포트직-병렬회로의 저항1. 실험목적(1) 직-병렬회로의 총 저항 R?를 구하기 위한 규칙들을 실험적으로 입증한다.(2) 지정된 전류조건을 만족하는 직-병렬회로를 설계 ... 한다.2. 이론적배경(1)직-병렬회로의 총 저항그림 14-1과 같은 직-병렬 회로망에서 양 끝 단자 A-D에서 측정된 회로망의 총 저항 R?는 각 병렬결합을 등가저항 R?₂로 대체 ... 이상의 직렬 저항기들을 포함할 수 있다. 이 경우에 R?, R?은 등가저항 R?-?=R?+R?로 대체된다. 병렬 회로망에서 각 가지에 걸리는 전압은 동일하다.3. 실험준비물0-15

리포트 | 3페이지 | 1,500원 | 등록일 2020.05.18

다운로드 장바구니
[A+보고서] 중앙대 전기회로설계실습 예비보고서 1. 저항, 전압, 전류의 측정방법 설계

-wire 측정법), 전압, 전류의 측정방법을 익히고 DC Power Supply의 사용법을 익힌다. 측정회로를 설계하고 실습을 통하여 확인한다.2.준비물* 기본 장비 및 선 ... 을 병렬로 연결한 상태에서 저항의 양단에 도입선 두 개를 각각 연결한다. 저항이 회로에 연결되어있다면 다른 경로로도 전류가 흐르므로 저항을 회로에서 분리하여 측정한다.측정 방법은 3 ... 설계실습 1. 저항, 전압, 전류의 측정방법 설계전자전기공학부실험예정일자: 2019.09.191.목적Digital Multimeter를 이용한 저항(2-wire 측정법, 4

리포트 | 6페이지 | 1,000원 | 등록일 2020.09.06 | 수정일 2020.09.10

다운로드 장바구니
2019년 2학년 2학기 전자회로설계실습 3과 결과보고서

가 흘렀지만, 1㏀단자에 부하를 병렬연결 한 결과, 부하에 걸리는 전압은 1.70V로 원하던 값과 오차가 -43.3%로 잘못된 설계라는 것을 깨달았다.부하를 고려하고 회로를 다시 ... 전자전기공학부 20161977 반창민결과보고서설계실습 3. 분압기 설계Ⅰ요약직류 출력전압 12V로 고정시키고 부하에 3V의 전압이 걸리는 회로 설계를 해보았다.처음에는 단순히 ... 부하를 고려하지 않은 채, Voltage Divide Rule을 생각하여 1㏀와 3㏀을 직렬 연결한 회로를 설계하였다. 분압기에는 2.9788V의 전압(-0.7%)으로 목표했던 3V

리포트 | 6페이지 | 1,000원 | 등록일 2020.01.09

다운로드 장바구니
기초전자회로실험 예비보고서 - 옴의 법칙

저항 네 개를 이용하여 합성 저항이14.7kΩ이 되도록 직렬 회로를 설계한다.4.2.2 임의의 서로 다른 저항 네 개를 이용하여 합성 저항이 625Ω이 되도록 병렬 회로를 설계 ... 한다.4.3 저항의 직병렬 회로4.3.1 4.5V 전압과 임의의 서로 다른 저항 다섯 개를 사용하여 직병렬 회로를 구성할 때 특정 저항에 4.76mA 전류가 흐르도록 설계한다.4.3 ... 실험 제목: 옴의 법칙과 저항의 직렬 병렬실험에 관련된 이론전기회로 용어와 특성- 전압(V) : 도체(導體) 내에 있는 두 점 사이의 단위전하당 전기적인 위치에너지(전위,電位

리포트 | 4페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

다운로드 장바구니
중앙대 전기회로설계실습 예비04 Thevenin등가회로 설계

전기회로 설계 및 실습 예비보고서-04. Thevenin등가회로 설계-3 조전자전기공학부2016xxxx장xx3.1브리지회로에서R _{L}에 걸리는 전압과R _{L}에 흐르는 전류 ... } = {1279} over {1314} (V) APPROX 0.97336(V)이다.3.2(a)V _{Th}와R _{Th}를 이론적으로 구하고 Thevenin 등가회로를 설계하라. 회로도를 제출 ... 하라.V _{Th}를 구하기 위해서R _{L}을 떼어냈다. 다음과 같은 회로를 설계했다.단자 a,b 사이의 전압은V _{Th} =V _{ag} -V _{bg}이다.V _{ag

리포트 | 4페이지 | 1,500원 | 등록일 2020.04.07

다운로드 장바구니
판매자 표지

실험 13. R, L, C 소자의 임피던스 측정 예비&결과 보고서

실험 13. R, L, C 소자의 임피던스 측정제출일 :▣ 예비보고서① 실험 목적RC, RL, RLC 직렬 및 병렬 회로를 이용한 임피던스의 특성을 파악하여 임피던스의개념을 이해 ... 한다.② 이론(1) RLC 직렬 회로교류 회로에서 교류 전류의 흐름을 방해하는 정도를 임피던스(impedance)라 한다.임피던스는 일반 회로 즉, RLC로 구성된 직·병렬 회로 ... pifCcdotscdotscdotscdotscdotscdots (8)(2) RLC 병렬 회로저항 R과 리액턴스 X가 병렬로 구성된 회로를 생각해 보자. 회로의 각 소자는전원에 병렬 연결되어 있

리포트 | 6페이지 | 1,500원 | 등록일 2020.02.12

다운로드 장바구니
서강대학교 기초전자공학실험 - 실험 15. 직렬 공진회로 예비 보고서

. PSpice 시뮬레이션 결과 및 토의R = 1kOMEGA, L = 4mH, C = 0.47uF의 소자를 이용하여공진주파수 f = 3.67kHz, RLC 직렬회로의 Q = 92.253m, RLC 병렬회로의 Q = 10.84가 되도록 설계하였다. ... R이 클수록 Q는 작아진다. 시뮬레이션 결과로부터 Q값이 클수록 즉, 저항 R값이 작을수록 대역폭이 좁아진다는 것을 확인할 수 있다.1. 제목 : 실험 16. 병렬 공진 회로2 ... 의 전압이 최소가 됨을 알 수 있다.< 실험 16-(2) >전원의 주파수가 회로의 공진주파수와 일치할 때 축전기와 인덕터가 병렬로 연결된 부분의 전압이 최대가 됨을 확인할 수 있

리포트 | 12페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
판매자 표지

설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계 예비보고서

설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계예비레포트전자전기공학부학번3 설계실습 계획서3.1 RLC 직렬회로에서 R에 걸리는 출력이라 하였을 때 C ... 위한 연결상태와 측정방법을 기술하라.회로를 이렇게 연결하면 CH1에는 입력전압이 걸리고 CH2에는 저항전압이 걸린다. 그러므로 CH2/CH1가 전달함수이다.3.3 RLC 병렬회로 ... 한 한 실험 10에서 사용한 커패시터, 인덕터의 정확한 값을 사용하여 계산하라. 이 결과에 근거하여 측정할 주파수를 결정하여 표로 제출하라.이론 11장에 따라 RLC병렬회로의 공진

리포트 | 6페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
Thevenin 등가회로와 정전류원 레포트 pspice 포함

한다.실험내용 및 회로정전류원 전원공급기하나의 정전류원 전원과 임의의 서로 다른 저한 네 개 이상을 선택하여 지기병렬 회로를 포함하는 회로를 구성한다. 정전류원에서 공급되는 전류 ... 의 서로 다른 저항 네 개 이상을 선택하여 직병렬 회로를 포함하는 회로를 구성한다. 이 회로에 대하여 Thevenin 등가회로를 구하고 기존회로와 동일함을 확인한다.그림 5.3(b ... 함을 확인한다.정전류원 사용(측정문제2)하나의 0.3~3A 전원과 임의의 서로 다른 저항 네 개 이상을 선택하여 직병렬 회로를 포함하는 회로를 위 그림처럼 구성하고 이 회로에 대하

리포트 | 15페이지 | 1,000원 | 등록일 2020.05.25

다운로드 장바구니
전기회로설계실습 2학년 실습 결과보고서 / 7. 전기회로설계실습 RC회로의 시정수 측정회로 및 방법설계

전기회로 설계 실습결과보고서(설계실습 7. RC회로의 시정수 측정회로 및 방법설계)0. 요약RC회로의 시정수 측정을 위한 회로를 구성하고, 여러가지 경우에서의 시정수를 측정 ... .2 µF에 DMM을 병렬로 연결한 회로의 시정수를 stop watch로 측정하였고, 그 값은 24.178 sec이며 오차는 -7.07%로 나타났다. 다음으로 10 nF 커패시터 ... 을 측정하기 위한 방법을 설계하였다. 그리고 DMM과 2.2 µF 커패시터를 이용하여 시상수를 측정하기 위한 회로를 설계하였다. 그리고 10 nF 커패시터와 저항이 직렬로 연결

리포트 | 11페이지 | 1,000원 | 등록일 2020.09.18 | 수정일 2020.10.22

다운로드 장바구니
전기회로설계실습_실습11(공진회로(Resonant Circuit)와 대역여파기 설계)_결과보고서

설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계.요약:RLC직렬 bandpass filter를 구성하여 주파수에 따른 저항에 걸리는 전압을 측정 ... 와 인덕터의 용량의 오차도 있었다.사용계측기:Function generator, 오실로스코프, DMM1. 서론직렬 및 병렬 공진회로는 발진기, 라디오나 TV에 많이 쓰이는 회로이 ... 다. 공진회로를 이용하여 라디오나 TV에서는 특정주파수에 맞추어 원하는 방송을 수신할 수 있게 해준다. 이 실험은 공진회로를 설계하고 측정하여 공진회로의 특징을 알 수 있다.2. 설계실습

리포트 | 5페이지 | 1,000원 | 등록일 2020.09.07 | 수정일 2020.09.24

다운로드 장바구니
중앙대 전기회로설계실습 4.Thevenin등가회로설계 예비보고서

예비보고서(4주차. Thevenin 등가회로 설계)목적: Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론 값과 비교한다.준비물* 기본 장비 및 선 ... 개설계실습계획서그림 1과 같이 이 부하인 브리지회로의 Thevenin 등가회로를 이론 및 실험으로 구하고 비교하려 한다.브리지회로에서 에 걸리는 전압과 에 흐르는 전류는 얼마인가 ... ?에 흐르는 전류(a) 와 를 이론적으로 구하고 Thevenin 등가회로를 설계하여 회로도를 제출하라.저항 에 걸리는 양단을 a, b라 하고 Thevenin의 정리를 이용하여 를 구

리포트 | 6페이지 | 1,000원 | 등록일 2020.09.09

다운로드 장바구니
전기회로 설계실습- 중앙대 1단원

-wire 측정법, 4-wire측정법), 전압, 전류의 측정방법을 익히고 DC Power Supply의 사용법을 익힌다. 측정회로를 설계하고 실습을 통하여 확인한다.2. 실습준비물 ... , 각각의 저항에 걸리는 전압을 측정하는 회로를 도시하라.왼쪽의 회로도에서 R1=5㏀, R2=10㏀, R3=10㏀ 이다.⒝ 각각의 저항에 걸리는 전압과 전류를 계산하라.병렬 연결 ... 설계실습계획서설계실습 1. 저항, 전압, 전류의 측정방법 설계홍길동, 20000000, 전기회로설계실습(35792)1. 실험목적Digital Multimeter를 이용한 저항(2

리포트 | 4페이지 | 1,000원 | 등록일 2020.03.30

다운로드 장바구니
전기회로설계실습결과보고서4-Thevenin등가회로 설계

요약 :Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교하여 보았다. 설계한 회로에서 는 1.4031 [V], 는 1.0835 [k ... Ω]으로 측정되었다. 이는 이론값과 각각 0.88%와 0.22%의 오차율을 보였다. 가변저항을 이용한 Thevenin 등가회로의 설계에서는 가 322.70 [V]로 측정되었으며 이 ... : Thevenin 정리는 전원을 포함한 선형소자들이 직·병렬로 복잡하게 연결된 회로망이 있고 이 회로망의 출력단자에 부하를 연결했을 때 부하에 걸리는 전압과 전류를 이론적으로 또는

리포트 | 3페이지 | 1,000원 | 등록일 2020.03.29

다운로드 장바구니

이전10개 40 41 42 43 444546 47 48 49 다음10개

파워링크

신청하기