"논리회로실험 결과보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl moore mealy 디지털 논리 설계 FPGA 타이머 ram 결과보고서 Shift Register 보고서 ALU Shift Register 스톱워치 7447 설계 logic works

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 결과보고서" 검색결과 801-820 / 1,359건

[대충] 결과 일반논리게이트응용

디지털공학실험(결과보고서)실험 : 일반 논리 게이트 응용◆실험가. 다음 순서에 따라 회로를 구성하고 출력의 상태를 확인하라.1) 74x00, 74x02, 74x08, 74x32 ... 습니다.이번 실험을 통하여 실제 실험을 통해 구한 출력 값과 이론 적인 기본 논리 연산을 통해 구한 결과 값이 일치했습니다. 출력 값이 ‘H’일 때 LED가 켜지도록 하였고, 반대 ... ’로 했을 때는 F1출력 값을 받는 LED가 매우 흐릿하게 켜졌습니다.LED가 켜지는 것은 출력 값이 ‘H’라는 의미이므로 결과적으로 정확히 나온 실험이지만, 왜 LED가 흐릿

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
설계과제1 BCD 가산기

논리회로설계 실험 설계과제 보고서 #1BCD 가산기1. 실험 목표7 segment 표시장치의 작동원리에 대하여 이해하고 7 segment 장치를 사용한 BCD to 7 s ... 로 출력하는 논리회로이다. 두 개의 BCD 이진수를 더할 때, 각 자리수의 합을 표현하는 BCD 형태의 4비트 2진수는 10진수로 변환하였을 때 한 자릿수가 되어야 하므로 그 수 ... 표현할 수 없으므로 BCD 표현에서 사용되지 않는다.BCD Adder는 BCD 형태로 표현된 두 이진수를 입력받아 덧셈 연산을 수행 후 그 결과값을 똑같은 BCD 이진수 형태

리포트 | 11페이지 | 5,000원 | 등록일 2018.01.10

다운로드 장바구니
논리회로실험. 실험7. Shift Register

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015.11.06과목명: 논리회로실험(결과보고서)교수명: 최연익 교수님 ... = HIGH , 출력은 J, K의 입력에 따른다.실험2. 5비트 Shift Right Resigter1. 예비보고서와 실제 회로 결선도 비교.- 맨 좌측 맨처음 초록색 선= CLR 단자 ... 이 한칸씩 이동하다가 마지막 모든 불이 꺼진 것을 확인할 수 있었다.실험3. 5비트 Shift Right Circulating Shift Resigter1. 예비보고서와 실제 회로

리포트 | 13페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
비동기 및 동기 입력을 포함한 J-K 플립플롭의 여러 구성에 대한 레포트

0 0래치0 101 011 1토글실험 순서J-K 에지-트리거 플립플롭1. 그림 16-2(a)의 회로를 구성하여라. LED는 결과 논리를 보기 위한 것이며 출력이 LOW일 때 ON ... 사이클 펄스를 얻는 좋은 방법이 된다. 실험 보고서에 관찰 내용을 요약 정리하여라. J-K 플립플롭의 진리표에 대한 토의 내용도 포함시켜라.3. 그림 16-3의 회로를 살펴보아라 ... 의 플립플롭을 사용한 리플 카운터를 보여주고 있다. 회로를 구성하고 실험 보고서의 도표 1에 QA 와 QB 출력을 그려라.LED가 ON이 될 떄 출력 Q는 HIGH인 것에 주의

리포트 | 10페이지 | 3,000원 | 등록일 2015.06.03

다운로드 장바구니
디지털 로직 실험 D래치와 D플립플롭

시키고, 그 다음에 다른 출력도 잠시 동안 접지로 단락시킨다. 실험 보고서에 게이트된(gated) D래치의 관찰 결과를 요약 정리하여라.D 플립플롭7. 7474는 PRE(preset ... 다.8. 이제 클럭 지연 회로를 제거하여 펄스 발생기와 클럭 입력을 직접 연결하여라. 불충분한 셋업 시간으로 인해 출력 DC 레벨이 변경되었을 것이다. 실험보고서에 관찰 내용을 설명 ... ombinational logic) 회로는 출력이 완전히 입력에 의해서만 결정되는 회로이다. 순차 논리(sequential logic) 회로는 이전 상태에 관한 정보를 포함하고 있

리포트 | 8페이지 | 1,000원 | 등록일 2015.07.20 | 수정일 2015.07.29

다운로드 장바구니
논리회로실험 결과 7

합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성1. 실험 결과이번 실험은 플립플롭의 실용적 예인 시프트 레지스터(Shift ... 에 각 칩에 대한 전체적인 이해가 동반되어야만 실험을 진행하고 원하는 결과를 얻을 수 있었다.실험1은 J-K F/F을 이용하여 6 bit 시프트 레지스터를 구현하였다. 예비 보고서 ... 으로 구성돼 있다. 실험을 진행하면서 초기에 입력한 데이터가 이동했으며, 파형 발생기를 이용해 실제 클럭을 인가해줌으로써 정확한 실험 결과를 얻을 수 있었으며 실험6에서 클럭

리포트 | 12페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2021.10.31

다운로드 장바구니
디지털 로직 실험 멀티플렉서를 이용한 조합 논리

실험 12 멀티플렉서를 이용한 조합 논리1. 실험 목표□ 멀티플렉서를 사용하여 비교기와 패리티 발생기 구성 및 회로 테스트.□ N-입력 멀티플렉서를 사용하여 2N개의 입력을 갖 ... 하여라. 이는 비교기를 사용하여 A>B와 A=B 출력을 OR 연산하면 된다. 다른 방법은‘이론 요약’에서 설명한 8:1 MUX를 사용하는 것이다. 실험 보고서의 표 12-1에 비교기 ... 는bar{B₁}에 연결되어야 한다. 마지막 열에 0,1,B₁,bar{B₁} 중 하나를 기입하여 표 12-1을 완성하여라.3. 표 12-1의 데이터를 사용하여 실험 보고서의 그림 12

리포트 | 6페이지 | 1,000원 | 등록일 2015.07.20

다운로드 장바구니
[대충] 예비 가산기와 ALU 그리고 조합논리회로 응용

디지털공학실험(예비보고서)실험 : 가산기와 ALU 그리고조합논리회로 응용1. 실험 목적반가산기와 전가산기의 원리를 이해하고, 설계를 통해 조합논리회로의 설계방법을 공부한다.상용 ... ALU의 기능을 이해하고, 4비트 ALU를 이용하여 두 수의 가감산을 실험해 동작과 응용 원리를 확인한다.2. 실험 이론①반가산기1비트의 이진수로 표시된 두 수를 합하여 그 결과 ... 할 수 있다.●74181 ALU의 동작74181은 산술 및 논리연산기능을 하나의 칩 안에서 동작되도록 만들어진 집적회로이다. 모드선택 단자 M이 ‘H’일 경우 논리연산을 수행

리포트 | 4페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
[대충] 결과 진리표

디지털공학실험(결과보고서)실험 : 진리표◆실험ABF1F2LLHHLHHHHLHHHHLL가. 다음의 두 회로를 수식화하고 출력 F1, F2가 동일함을 진리표를 통해 확인하라 ... 및 고찰이론을 이미 알고 있었기 때문에 기본 논리 연산을 이용하여 출력 값(F)을 구하기는 쉬웠으며, 지난 실험에서 각 소자의 Data Sheet를 찾아보면서 실험을 진행 ... .ABCFLLLLLLHLLHLLLHHLHLLHHLHHHHLLHHHH나. 다음 회로의 출력 F에 해당하는 진리표와 논리식을 작성하고 카노맵을 이용하여 간략화 시킨 후 회로를 완성하라.◆검토

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
반가산기 & 전가산기 결과보고서

실험 결과보고서 #2실험 2. 반가산기 & 전가산기1. 실험 목표간단한 1비트 2진수 합이 가능한 반가산기와 2비트 이상의 2진수 합이 가능한 전가산기의 동작 특성을 이해하고, 이 ... 과 목 : 논리회로설계실험과 제 명 : 기본 게이트 설계담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 4. 3논리회로설계 ... Form(4) 결과 분석- 예비보고서에서 작성했던 코드를 VHDL에서 작성하여 시뮬레이션을 돌려본 결과 진리표를 만족하는 결과가 나타났다. Schematic Design 기능을 활용

리포트 | 9페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험1 'Basic Gates'

[예비보고서]1. 실험목적- 여러 가지 논리 게이트를 이해한다.- 논리회로 구성법칙을 이해한다- Boolean Eqs, De Morgan's law 이해2. 실험이론● logic ... gate에 대해 반복 수행한다.●실험 2(1) 그림과 같이 회로를 구성한 후 input A, B에 대한 output X, Y, Z의 값을 측정하고 진리표를 작성한다.4. 실험 예상 결과 ... 20001000110010010110010001101001100111100실험2)INPUTOUTPUTABXYZ000000111110101111015. 실험 결론이번 실험은 기본적인 논리

리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
디지털실험 설계1 결과 7447소자의 등가회로 설계

디지털실험 결과보고서설계1. 7447소자의 등가회로 설계실험 결과아래의 PLA회로를 구성하고 그 기능이 7447소자(7세그먼트 디코더)의 등가인지 7세그먼트로 확인위의 회로 ... (7447소자에 입력을 준 실험 4번의 결과)위와 같은 결과를 나오게 하는 것이 이번 실험의 목표였다.고찰이번 실험은 디코더와 PLA, ROM 에 대해 이해하고 목적에 맞는 회로를 구성 ... 하는 방법을 익혀서 SN7447(BCD to 7-Segment 디코더)의 등가회로를 구성하는 실험이었다. 설계에는 디코더를 이용한 방법과 PLA를 이용한 방법이 있었는데 선 열결

리포트 | 3페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
아주대 논리회로실험 실험1 basic gates 예비보고서

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/13과목명: 논리회로실험교수명: 이정원분 반:학 번:성 명:1. Basic Gates실험목적기본 ... REPORT(예비보고서)교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있 ... INPUTOUTPUTABXYZ0010100101010100101010111101111111111111참고문헌기본논리게이트 chorogyi.tistory.com/attachment/48d31922d2c2e6S.pdf이효종 외 2명. 『논리회로입문』. 서울 : 영한출판사, 2002

리포트 | 8페이지 | 1,000원 | 등록일 2016.07.20 | 수정일 2016.09.21

다운로드 장바구니
논리회로설계실습 순차회로(카운터) 결과보고서

논리회로설계 실험 결과보고서 #8실험 8. 순차회로 설계 - 카운터1. 실험 목표카운터, 클럭 분주기의 동작 원리를 이해하고 이를 이용하여 1Hz 8비트 존슨 카운터와 링 카운터 ... 하는지 확인하고 소스코드가 올바르게 작성되었는지 확인한다.2. 실험 결과 1Hz 8비트 존슨 카운터와 링 카운터를 설계하시오. (FPGA를 사용 1초에 LED가 한번 지나가도록 설계 ... 을 눌렀을 시 오른쪽 끝의 LED만 점등된 것을 확인할 수 있었다.결과적으로 분주기 및 카운터의 동작이 알맞게 설계된 것을 실험을 통해 확인하였다.(2) 조원2의 고찰8비트 존슨 카운터

리포트 | 7페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
[컴퓨터공학기초설계및실험1 예비레포트] 보수를 이용한 감산과 병렬 가감산기

컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:보수를 이용한 감산과 병렬 가감산기 (예비)실험일자:제출일자:예비보고서제목 및 목적제목보수를 이용한 감산과 병렬 가감산기(2진 ... 가감산기)목적보수에 대해 이해하고, 보수를 이용한 감산을 안다. 이를 이용한 2진 병렬 가감산기와 BCD 병렬 가산기의 회로를 설계하여 실험한다. 실험한 회로의 동작이 올바른지 ... 확인하는 데 목적을 둔다.원리(배경지식)컴퓨터 시스템의 논리회로 기능을 살펴보면 대수적인 뺄셈이 불가능하므로 보수를 이용한 덧셈 방법에 의하여 뺼셈을 수행하는 방법이 사용되고 있

리포트 | 3페이지 | 1,000원 | 등록일 2015.03.16

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 15장. 비동기식 카운터 결과레포트

논리회로실험 A반결과 보고서15장비동기식 카운터5조이름결과실험일15.06.02제출일15.06.09측정 전압 ? 4.90V실험에 사용된 기기 및 부품 : 오실로스코프(CRO) 혹은 ... 모서리마다 출력이 반전함을 알 수 있다.실험15.3 비동기식 10진 업 카운터(1) IC 7476(Dual JK Flop-Flop) 2개를 이용한 비동기식 10진 업 카운터회로 ... 를 사용하니 회로가 너무 복잡하였다. 회로가 너무 복잡하여 오류가 나도 찾기도 힘들고 점프선을 연결하기조차 힘들어서 실험을 여러번 반복해야 했다.비동기식 3Bit 다운 카운터

리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
[대충] 결과 순차논리회로 설계 및 구현(1)

디지털공학실험(결과보고서)실험 : 순차논리회로 설계 및 구현(1)◆실험가. 4비트 이진 리플 카운터를 구성하고 다음의 표를 완성하라.클럭출력십진수(DSTM1)Q3Q2Q1Q00 ... HHHH15위의 사진에서의 구성한 회로는 왼쪽의 회로 그림과 동일합니다.사진에서처럼 실제 구성한 회로에서는 최초CLK CP에 따라 변하는 결과값 Q0, Q1, Q2, Q3를 바로바로 ... 카운터에 대한 실험을 했습니다. 먼저 회로를 전부 구성한 후, 상태를 초기화 하기 위해 CP를 입력하지 않은 상태에서 not(PR) = H, not(CLR) = L을 입력

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
논리회로실험 실험5 예비보고서

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일: 2015-10-02과목명: 논리회로실험교수명: 이정원분 반:학 번 ... 회로를 가상 결선도에 맞게 구성합니다- 두 input을 변화하며 결과 값이 어떻게 측정되는지 살펴봅니다.실험 2. BCD to Decimal Decoder- 74HC42 IC칩 ... 논회실 예비보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶

리포트 | 13페이지 | 1,000원 | 등록일 2016.04.09

다운로드 장바구니
논리회로설계실습 디코더 엔코더설계 결과보고서

논리회로설계 실험 결과보고서 #4실험 4. 조합회로 설계 - 디코더, 엔코더1. 실험 목표해밍코드의 엔코더의 패리티 비트 생성과 디코더의 Checker와 Correction ... 비트를 정확히 생성하였는지 와 해밍 디코더가 오류를 수정하였는지를 확인해 본다.2. 실험 결과 (7,4) 해밍코드 엔코더와 디코더를 각각 작성하시오.(1) (7,4) 해밍 엔코더1 ... ’의 개수가 달라진 상태이다. 따라서 앞서 패리티비트가 체크했던 위치를 다시 한 번 체크하면 기존의 패리티비트 값과 결과가 달라진다. 이 원리를 이용하여 Synd[2:0]는 그림

리포트 | 9페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
논리회로설계실습-비교기-MUX-ALU-결과보고서

논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계 - 비교기, MUX, ALU1. 실험 목표4비트 크기의 이진수 A, B와 2비트 크기의 선택 신호 S를 입력으로 받아 5 ... 설계한 ALU가 정상적으로 동작하는지 시뮬레이션을 통하여 확인한다.2. 실험 결과 4가지 연산을 수행하는 산술논리연산장치(ALU)를 함수, 프로시저를 이용하여 작성하시오.(1 ... 비트 이진수 Y를 출력하는 산술논리연산장치(ALU)의 동작을 이해하고 설계한다. 소스 코드 작성 시, 함수와 프로시저를 포함한 패키지를 사용하여 작성한다. 테스트 벤치 작성을 통해

리포트 | 8페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니

이전10개 36 37 38 39 404142 43 44 45 다음10개

파워링크

신청하기