"조합논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 조합 논리회로 논리회로설계 인코더 디코더 4-bit Adder verilog 4bit adder 결과 광운대 전기 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"조합논리회로" 검색결과 781-800 / 2,160건

실험7-플립플롭-예비레포트

는 1비트 기억소자 플립플롭과 래치도 게이트로 구성되지만 조합논리회로와 달리 궤환(feed back)이 있다. 래치 회로는 플립플롭과 유사한 기능을 수행 출력 Q와 반전 출력 ... 402827756 \h 5 Hyperlink \l "_Toc402827757" 3.1아래 회로와 같이 R-S플립플롭 회로를 구현하고 아래 표와 같이 동작하는지 확인하고 그 측정값을 실험 결과 ... 보고서에 작성하라. PAGEREF _Toc402827757 \h 5 Hyperlink \l "_Toc402827758" 3.2아래 회로와 같이 R-S플립플롭 회로를 구현하고 아래 표

리포트 | 13페이지 | 1,000원 | 등록일 2017.03.07

다운로드 장바구니
Verilog HDL

)Verilog HDL 개요Verilog HDL의 모듈Verilog HDL 모델링 예행위수준 모델링 (조합논리회로)행위수준 모델링 (순차회로)Verilog HDL 모델링테스트벤치 모듈 ... 음*reg는 조합논리회로의 모델링에도 사용되므로, reg가 항상 하드웨어적인 저장소자를 의미하지는 않음D 플립플롭2:1 MUXinteger 자료형정수형 값을 취급하며, 절차적 할당문 ... 은 논리 회로를 설계하더라도 다른 방법이 있음을 알 수 있었고 각각의 장단점이 있음을 확인할 수 있었다. 또한 처음엔 HDL으로 설계하는 것이 어려웠으나 실험을 진행하면서 어떤 식

리포트 | 77페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
결과보고서 #5

과 목 : 논리회로설계실험과 제 명 : #5 조합회로 설계 (결과)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 : A반 ... 4조학 번 : 2011311307, 2011314184이 름 : 김영관, 김윤섭제 출 일 : 2015. 4. 15논리회로설계 실험 결과보고서 #5실험 5.조합회로 설계1. 실험 ... 목표멀티플렉서와 산술 논리 연산 장치의 기본개념에 대해 이해한다. 이것들을 VHDL의 Subprogram 문법인 function과 procedure를 이용해 설계할 수 있

리포트 | 7페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
논리회로실험 실험5 예비보고서

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일: 2015-10-02과목명: 논리회로실험교수명: 이정원분 반:학 번 ... 2n개의 서로 다른 정보로 바꿔 주는 조합 회로를 말합니다. 일반적으로 디코더는 n개의 입력선과 최대 2^n개의 출력 선을 가지며, 입력 값에 따라 선택된 하나의 출력선이 나머지 ... 인데, AB 입력 값이 01일 경우에는 출력선 D1만이 1이고 나머지 출력선 D0, D2, D3은 모두 0이 되며, 나머지 입력 값의 조합에 대해서도 한 출력선이 나머지 출력선

리포트 | 13페이지 | 1,000원 | 등록일 2016.04.09

다운로드 장바구니
아주대 논리회로실험 실험1 basic gates 예비보고서

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/13과목명: 논리회로실험교수명: 이정원분 반:학 번:성 명:1. Basic Gates실험목적기본 ... GATEAND 게이트는 2개 이상의 입력과 1개의 출력으로 구성된 논리게이트이며, 출력 신호는 입력 신호의 논리조합(논리곱)에 의하여 결정된다. 모든 입력이 “1”상태일 때만 출력이 “1 ... 으로 구성된 논리게이트이며, 출력 신호는 입력 신호의 논리조합(논리합)에 의하여 결정된다. 입력이 한 개 이상 또는 모두 “1”상태일 때만 출력이 “1” 상태로 되는 게이트를 OR

리포트 | 8페이지 | 1,000원 | 등록일 2016.07.20 | 수정일 2016.09.21

다운로드 장바구니
[예비보고서(자료조사)] Half Adder, Full Adder, Half Subtracter, Full Subtracter(가산기, 감산기)

는 2개의 2진수 X, Y 논리변수를 더하여 합(Sum)과 캐리(Carry)를 산출하기 위한 조합 논리회로이다.[Half Adder 진리표]XYSC*************101진리표 ... 를 통하여 논리식을 구하면, 다음과 같다.S = X’Y + XY’ = X?YC = XY논리식을 통해 논리 회로를 그리면 다음과 같다.위 논리식은 XOR을 쓰지 않고 만들었기 때문 ... 의 덧셈에 추가되어 더해진다. 이때, 아래 자릿수에서 발생한 캐리까지 포함하여 세 비트를 더하는 논리회로를 Full Adder(전 가산기)라고 한다.[Full Adder(전 가산기

리포트 | 6페이지 | 1,000원 | 등록일 2015.06.05

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)5주차예비

1개와 3개의 OR gate , inverter를 이용하여 회로를 구현할 수 있다.다. 멀티플렉서여러 개의 데이터를 입력 받을 때 그 중 하나를 선택하여 출력하는 논리 회로 ... 어레이나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 ... )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 조합회로 중 디코더, 인코더, 멀티플랙서를 구현하고 그 원리를 이해한다.2. 배경 지식(Essential

리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
<논리회로실험>가산기와크기비교기

로 합산하여 역시 BCD로 합의 숫자를 생성하는 회로이다. BCD가산기는 그의 내부 구조에 보정 논리를 포함하고 있어야 한다. 2진식 합에 0110을 합하려면 제 2의 4비트 2진식 ... 가산기를 쓴다.두 수의 비교는 한 수가 다른 수보다 큰가, 작은가 또는 같은가를 결정하는 동작이다. 크기 비교기는 두 수를 비교하여 그들의 상대적 크기를 결정하는 조합회로이 ... . 1001더하기표 1. 2진수를 Excess-3 코드로 변환회로도로부터 회로를 구성하여라. 실험 결과의 표 2 진리표에 있는 모든 가능한 입력을 테스트하여라. 출력은 LED로부터 읽

리포트 | 3페이지 | 1,500원 | 등록일 2015.12.14

다운로드 장바구니
[고려대 전기회로실험]7. 옴의 법칙, 8. 직렬회로, 9. 직렬회로 설계 결과리포트

을 만들기 위해 사용할 저항기를 선택한다. 직렬 연결된 저항의 총 저항은 각각의 저항의 합과 일치한다는 법칙을 이용해 회로에 사용할 저항 조합을 표 9.1에 정리했다. 이러한 저항 조합 ... 의 법칙을 이용해 총 저항을 미리 계산한 후 그에 맞춰 저항 조합을 선택할 수 있다. 회로를 구성한 후 지정된 전압을 인가해 전류를 측정한 결과 최대 3%의 오차 이내로 일치했다.마지kΩ( ... 7. 옴의 법칙학번성명실험실실험조실험일시16.03.171. 실험목적1) 회로 내의 전류, 전압, 저항 사이의 관계를 실험적으로 확인한다.2) 옴의 법칙을 입증한다.3) 측정오차

리포트 | 10페이지 | 1,000원 | 등록일 2016.09.22

다운로드 장바구니
디지털실험 - 실험 9. 플립플롭의 기능 결과

에 대해서는 마치 부논리로 동작하는 RS플립플롭처럼 동작한다. 즉 7474는 D플립플롭과 RS플립플롭이 조합된 플립플롭이라고 보면 된다. 원래 PRESET은 출력을 1로 CLEAR ... 7474의 경우 부논리회로이기 때문에 평소 두 핀은 언제나 High로 되어 있어야하고, Low에서만 입력에 따라 출력이 반응하는 회로이다. 그리고 PRESET과 CLEAR도 서로 ... .94 mV014.454 V104.454 V114.454 V래치의 기본동작 원리를 이해하는 실험이다. 7432소자를 이용하여 회로를 구성하고 A, Q의 관계를 진리치표로 구성하고 회로

리포트 | 11페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
경북대학교 전자공학실험1 올A+ 결과보고서 9장

실험9장. 래치와 플리플롭1. 실험목적-SR 래치와 D래치에 대한 논리회로를 이해하고, 각 래치에서 출력을 예측할 수 없는 경우를 분석한다- 주종 JK 플리플롭과 엣지트리거 JK ... 플리플롭의 구조와 동작원리를 이해한다.2 .실험내용실험 1 - SR latch① [그림 9.8]의 회로를 구성한다.②입력 S와 R의 조합을 통해 표를 완성한다. 표의 상태행(c ... olumn)에서 set, reset, last Q, ambiguous 등으로 구분하여 기입한다. 이때 Q와bar { Q}의 입력 상태가 서로 다를 때 입력 조합이 중요하다. 즉, 두

리포트 | 11페이지 | 2,000원 | 등록일 2015.11.04 | 수정일 2022.03.28

다운로드 장바구니
디지털로직실험/최신 디지털 공학실험 13 디멀티플렉서를 이용한 조합 논리

실험 13디멀티플렉서를 이용한 조합 논리실험목표▣ 디멀티플렉서를 이용한 다중 출력 조합 논리 회로의 설계.▣ 오실로스코프를 이용하여 카운터-디코더 회로의 타이밍 다이어그램 작성 ... 출력 조합 논리 회로의 설계.오실로스코프를 이용하여 카운터-디코더 회로의 타이밍 다이어그램 작성.데이터 및 관찰 내용 :상태 코드상태 출력신호등 출력회로도G1G0S1S2S3S4 ... 결과 및 결론이번 실험으로 디멀티플렉서를 이용해 다중 출력 조합 논리 회로를 설계했다. 또한 그 회로를 이용해 스위치로 조정해보고 함수발생기로 조정을 해서 결과를 지켜보았다. 이

리포트 | 11페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
디지털로직실험 BCD(binary coded decimal), 7세그먼트 수체계 레포트

-up)저항이 된다.4. 결선을 완료한 후 전원을 인가하여라. 실험 보고서 표 3-1 에서의 각 스위치 조합을 설정하여 회로를 테스트하여라. 마지막 6개 코드는 유효하지 않 ... 저항의 역할을 아래 그림을 통해 간단히 이해해볼 수 있다. 그림을 살펴보면 논리회로 A는 풀업저항에 의해 스위치가 OFF일 때 논리HIGH, 스위치가 ON일 때 논리LOW를 나타냄 ... 는 디지털 시스템 구성모의실험용으로 결합을 만들어 놓은 회로의 고장 진단.사용 부품LED 4개7447A BCD/10진 디코더MAN78 7-세그먼트 디스플레이4조 DIP 스위치저항

리포트 | 9페이지 | 3,000원 | 등록일 2015.06.03

다운로드 장바구니
반도체공학(Ideal MOS Diode의 조건을 만족하기 위한 도핑 농도 설계) 프로젝트 과제

3λ3λ?제작공정MOS 공정은 디지털 논리회로의 응용에 광범위하게 이용되고 있으며, 바이폴라(bipolar) 공정에 비하여 높은 집적도를 갖는 장점이 있다. 바이폴라 트랜지스터 ... band diagram? MOS와 BJT의 비교(Ideal)회로기술특성BJTMOSFET구동 방법전류구동전압구동입출력 단자3단자(베이스/ 에미터/ 컬렉터)4단자(게이트/ 소오스/ 드레인 ... 소모크다매우 작다집적도낮다높다잡음 여유도작다크다부하 지연시간무관밀접전달 전도도(gm)크다(∝eVin)작다(∝Vin)회로 방식정적동적/ 정적? Ideal MOS diode의 전압

리포트 | 12페이지 | 2,000원 | 등록일 2018.08.19

다운로드 장바구니
디지털 로직 실험 논리회로 간소화

실험 8 논리회로 간소화1. 실험 목표□ BCD 무효코드 검출기에 대한 진리표 작성.□ 카르노 맵(Karnaugh map)을 이용한 표현식의 간소화.□ 간소화된 표현식을 구현 ... 을 맞게 적었다면, 표현식에 두 개의 곱항이 존재하고 문자 D는 두 개 항 모두에서 볼 수 있을 것이다. 이 표현식을 논리 회로로 바로 구현할 수 있다. 각 항을 D로 인수분해 ... 의 모든 조합에 대해 테스트하여 실험 보고서에 있는 표 8-3 진리표를 완성하여라. 만약 회로를 올바르게 구성하고 테스트 하였다면 진리표는 표 8-2와 동일할 것이다.7. 표 8

리포트 | 6페이지 | 1,000원 | 등록일 2015.07.20

다운로드 장바구니
[대충] 예비 VHDL을 이용한 기본 논리 게이트 및 가산기의 구현

디지털공학실험(예비보고서)실험 : VHDL을 이용한 기본 논리게이트 및 가산기의 구현1. 실험 목적VHDL을 이용한 조합논리회로 구현을 익힌다.2. 실험 이론가. 반가산기나. 전 ... 가산기다. 멀티플렉서여러 개의 데이터 입력을 받아서 그 중 하나를 선택적으로 출력하는 논리회로로서 출력하고자 하는 데이터의 입력은 선택입력 신호에 의해서 제어된다. N개의 입력 ... 데이터 중 하나를 선택해서 선택된 데이터를 전송하는데 이를 멀티플렉싱이라 한다.3. 예비보고 사항①반가산기의 동작원리에 대해 설명하라.②카노맵을 이용해 전가산기의 회로를 최소화하라

리포트 | 4페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
논리회로실험 예비 5

ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성 ... (Decoder)디코더(Decoder)는 부호화된 입력을 부호화된 출력으로 변환하는 다중 입력, 다중 출력 논리회로이다. 일반적으로 입력 코드는 출력 코드보다 적은 비트수를 가지 ... , 가장 보편적인 디코더 회로는 출력 코드는 m bit를 가지는 1-out-of-m 코드로써, m개의 bit 중 하나만이 활성화 되며, m은2 ^{n}과 동일하다. 이와 같이 입력이 n

리포트 | 12페이지 | 1,500원 | 등록일 2016.09.24 | 수정일 2021.04.08

다운로드 장바구니
디지털 로직 실험 멀티플렉서를 이용한 조합 논리

실험 12 멀티플렉서를 이용한 조합 논리1. 실험 목표□ 멀티플렉서를 사용하여 비교기와 패리티 발생기 구성 및 회로 테스트.□ N-입력 멀티플렉서를 사용하여 2N개의 입력을 갖 ... 는 진리표 구현.□ 테스트 회로에서 모의실험 결함의 고장 진단.2. 사용 부품74151A 데이터 선택기/멀티플렉서( 실험에서는 74153을 사용 )7404 6조 인버터LED 1개저항 ... 하여라. B₁비트는 필요할 때 연결이 가능하고, 진리표의 분리된 열에 나타내었다. 출력이 A≥B로 되는 논리를 결정하고 표 12-1 진리표의 X열을 완성하여라. 첫 번째 두 항목

리포트 | 6페이지 | 1,000원 | 등록일 2015.07.20

다운로드 장바구니
Sequential Logic DesignⅡFSM and Clocked Counter

머신순차 논리부와 조합 논리부로 구성되는 동기식 순차회로.외부 입력과 시스템 클럭에 의해 State(상태)가 바뀌게 되고, State에 의존되어 출력값이 결정된다.상태변수(State ... 을 이용하여 설계해본다. 이를 이용하여 다른 회로도 응용할 수 있도록 한다.Essential Backgrounds (Required theory) for this Lab스테이트 ... 를 생성한다.다음과 같이 Setting한 후 생성을 완료한다.Moore Machine를 설계하기 위해 다음과 같이 작성 후 프로젝트에 Source를 추가한다.데이터 전송 회로

리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
FPGA 트레이닝키트 사용 (결과보고서)

, NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍할 수 있다. 대부분의 FPGA는 프로그래밍가능 논리 요소 (FPGA 식 ... gate array, 현장 프로그래머블 게이트 어레이)은 프로그래머블 논리 요소와 프로그래밍가능 내부선이 포함된 반도체 소자이다. 프로그래머블 논리 요소는 AND, OR, XOR ... 으로는 논리 블록이라고도 함)에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소를 포함하고 있다.프로그램이 가능한 내부선 계층구조는 FPGA의 논리블록을 시스템 설계자

리포트 | 8페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니

이전10개 35 36 37 38 394041 42 43 44 다음10개

파워링크

신청하기