"전자회로설계및실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로 홍익대 실험3 전전설2 전자회로설계실습 전전설3 아날로그 전자공학과 고급전자회로 간이전압계

판매자 표지는 다운로드시 포함되지 않습니다.

"전자회로설계및실험" 검색결과 61-80 / 4,695건

광운대학교 전기공학과 3학년 1학기 전자회로응용및물성실험 설계 참고자료

Design function generator using OP- AmpOscillator(발진기)- 인가된 신호가 없이 회로 스스로 출력전압을 발생시키는 회로 - ㅇㅇ을 만족하는 공진주파수에서 발진- 초기 발진조건 :

시험자료 | 32페이지 | 1,500원 | 등록일 2018.04.22 | 수정일 2018.12.01

다운로드 장바구니
홍익대,3학년1학기,전자회로실험및설계,보고서들,보고서,3-1

JFET의 직류특성 (page 248~253) 1.목표-접합 FET의 직류 특성을 조사한다.2.실험순서(1) 회로시험기를 사용한 접합FET의 검사=> 이를 통해 드레인과 소스 ... 14-2의 VGS및 ID값으로 전달 콘덕턴스 곡선을 표시한다. => 실험결과를 토대로한 전달 콘덕턴스 곡선은 실제 JFET의 전달 콘덕턴스 곡선과 비슷하게 나왔다. 전달 콘덕턴스 ... 의 ID값을 표시한다.-그림 14-12, 14-13, 14-14의 회로를 결선하고 표 14-3에 기입하여라.=> 이론값과 실제값의 차이가 있는데, 이는 실제 실험 시 사용한 저항의 값

리포트 | 7페이지 | 1,000원 | 등록일 2019.01.23 | 수정일 2019.01.25

다운로드 장바구니
전자회로 설계 및 실험 7. 이미터 공통 증폭기의 특성 예비보고서

전자회로 설계 및 실험1 예비 보고서작성자:학번:실험조:실험일:실험제목이미터 공통 증폭기의 특성실험목표1. 이미터 공통(CE) 증폭기의 전압 이득을 측정한다.2. 증폭기 이득 ... 양단의 전압 가 신호 전압 과 같아질 때까지 를 변화시킨다. 를 회로에서 제거하여 그 값을 측정한다. 이때 의 저항은 과 같다.[그림 7-5] 입력 및 출력 임피던스를 실험 ... 을 관측한다.배경지식1. 교류 증폭기로서의 트랜지스터실험 6에서 관찰한 바와 같이, CE 회로에 접속된 트랜지스터의 베이스 전류는 컬렉터 전류를 제어한다. 또한 컬렉터-베이스 간 전압

리포트 | 10페이지 | 1,000원 | 등록일 2016.10.04

다운로드 장바구니
전자회로 설계 및 실험 13. 부귀환과 기본적인 연산 증폭기 회로 결과보고서

전자회로 설계 및 실험1 결과 보고서작성자:학번:실험조:실험일:실험제목부귀환과 기본적인 연산 증폭기 회로 (연산 증폭기의 특성 포함)실험목표1. 페루프 전압 이득을 측정한다.2 ... 들이 존재한다. 특히, 기생 저항의 경우에는 입력 전압이 그대로 연산 증폭기내의 소자들에서 소비되지 못하게 방해함으로 변환기의 성능을 떨어트릴 수 있다.전자회로 설계 및 실험1 ... 증폭기를 시험한다.실험결과실험 1. 입력 바이어스 전류[표 12-4] DC 전압값반전비반전첫 번째 741C20㎷20㎷두 번째 741C60㎷60㎷세 번째 741C40㎷50㎷수십

리포트 | 3페이지 | 1,000원 | 등록일 2016.10.04

다운로드 장바구니
전자회로 설계 및 실험 7. 이미터 공통 증폭기의 특성 결과보고서

전자회로 설계 및 실험1 결과 보고서작성자:학번:실험조:실험일:실험제목이미터 공통 증폭기의 특성실험목표1. 이미터 공통(CE) 증폭기의 전압 이득을 측정한다.2. 증폭기 이득 ... , 이는 입력 전압의 위상과 출력 전압의 위상이 180°의 차이를 가지기 때문이다. 이번 실험에서도 입력 전압과 출력 전압의 위상이 항상 반대인 것을 볼 수 있었다.전자회로 설계 및 실험1 ... 에 기록하였다. 사실 입력 신호로 정현파를 넣었기 때문에 일그러짐이 없는 출력 파형은 정현파가 나와야 한다. 하지만, 실험 회로의 바이어스 점은 트랜스컨덕턴스(gm)가 일정한 구간

리포트 | 3페이지 | 1,000원 | 등록일 2016.10.04

다운로드 장바구니
전자회로 설계 및 실험 13. 부귀환과 기본적인 연산 증폭기 회로 예비보고서

전자회로 설계 및 실험1 예비 보고서작성자:학번:실험조:실험일:실험제목부귀환과 기본적인 연산 증폭기 회로실험목표1. 페루프 전압 이득을 측정한다.2. 이득-대역폭 곱(gain ... 에서의 출력 전압값[표 13-4] 전류-전압 변환기mAV1-12-23-34-46-68-810-10전자회로 설계 및 실험 ... 를 전압으로 바꾸어 주는 회로이다.[그림 13-4] 전류-전압 변환기실험방법1. 페루프 이득[그림 13-5] 폐루프 이득 측정 회로[그림 13-5] 폐루프 이득 측정 회로

리포트 | 9페이지 | 1,000원 | 등록일 2016.10.04

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA ... 를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험 ... 제목Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① 1-bit Full Adder와 Half Adder의 심볼

리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 ... FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 Full Adder ... 와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① Verilog 문법, initial과 always, 배열과 대한 개념 및 예시② 1-bit Full Adder

리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01

다운로드 장바구니
전자공학과 디지털 회로 및 실험설계 텀프로젝트 간이 전압계입니다.

디지털회로 실험 및 설계Term Project 최종 보고서학 과 : 전자공학과과 목 : 디지털회로 실험 및 설계팀 원 :담당교수 :보고서 제출일 : 2015년 6 월 7 일목차1 ... 을 측정 할 수 있는 간이 전압계2. 제작 동기디지털회로 실험 및 설계 강의를 들으면서 우리가 배웠던 논리게이트, 여러 가지 플립플롭, 멀티플렉서, 디멀티플렉서, FND, 카운터 등 ... 었고 작품구상에 들어가게 되었다.3. 팀원 구성 및 역할학 과이름역 할전자공학과임종호회로구성 및 납땜, 외관전자공학과김정호외관 담당전자공학과신현재부품조달 및 정보검색4. 사용부품

리포트 | 9페이지 | 2,000원 | 등록일 2016.04.06 | 수정일 2017.05.23

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 ... FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1 ... . 실험제목Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment

리포트 | 6페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 ... 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목 ... Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment display에 대한

리포트 | 3페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
전자회로 설계 및 실험 4. BJT의 특성 결과보고서 (실험값 표&그래프 포함)

전자회로 설계 및 실험1 결과 보고서작성자:학번:실험조:실험일:실험제목BJT의 특성실험목표1. BJT(Bipolar Junction Transistor) 소자의 문턱 전압 ... 스의 크기가 작을 때는 트랜지스터가 정상적으로 동작하지 않는 정도이지만, 그 크기가 커질 경우 트랜지스터가 Breakdown될 수 있다.전자회로 설계 및 실험1 ... (threshold voltage)을 측정한다.2. IB의 변화가 IC에 미치는 영향을 측정한다.3. β를 측정 및 결정한다.4. npn형 BJT의 컬렉터(VCE – IC) 특성 곡선군

리포트 | 3페이지 | 1,000원 | 등록일 2016.04.15 | 수정일 2016.07.30

다운로드 장바구니
전자회로 실험 및 설계 2 자유주제(숫자 야구게임)

가 입력한 숫자가 입력되는 배열int display[6]; // segment 에 문자 및 숫자를 표시하기 위해 필요한 배열int led_cont=0xff; // led 가 켜졌다 꺼졌

리포트 | 12페이지 | 2,500원 | 등록일 2013.12.20

다운로드 장바구니
기초실험 및 설계(인하대전자) 능동필터회로2 예비보고서

에서 가산을 행할 수 있을 것이다. 이러한 회로를 Tow-Thomas 바이쿼드회로라고 부른다.KHN바이쿼드에서 행했던 것처럼, 노치 함수와 전대역 통과 함수에 필요한 유한 전송 ... 영점들을 실현하기 위해 네 번째 연산 증폭기를 사용하는 것과는 달리 Tow-Thomas 회로에서는 보다 경제적인 피드포워드 방안을 사용할 수 있다.

리포트 | 1페이지 | 1,000원 | 등록일 2015.11.27

다운로드 장바구니
기초실험 및 설계(인하대전자) 능동필터회로1 예비보고서

2. 여파기 유형여기서는 특히 주파수 선택 기능, 즉 특정한 범위 내의 주파수 스펙트럼을 갖는 신호들은 통과시키고, 그 범위 외의 주파수 스펙트럼을 갖는 신호들은 저지시키는 기능을 수행하는 여파기에 초점을 맞춘다. 이와 같은 여파기는 이상적으로 전송의 크기가 1인 주파..

리포트 | 1페이지 | 1,000원 | 등록일 2015.11.27

다운로드 장바구니
전자회로 설계 및 실험 6 BJT 증폭기의 DC 바이어스 결과보고서 (실험값 표 포함)

전자회로 설계 및 실험1 결과 보고서작성자:학번:실험조:실험일:실험제목BJT 증폭기의 DC 바이어스실험목표1. BJT 회로에서 바이어스 점 결정을 위한 DC 바이어스 회로에 대해 ... 에 +/ 가 들어있는 것을 알 수 있다. 여기서 베타의 변화에 대한 컬렉터 전류의 변화량을 줄이기 위해서는 를 /에 비해 훨씬 크게 잡으면 된다.전자회로 설계 및 실험1 ... 공부한다.2. 하나의 저항을 이용한 간단한 바이어스 회로와 두 개의 저항으로 구성되는 전압분내 회로의 바이어스 회로의 장단점을 실험 측정을 통해 확인한다.3. 자기 바이어스 회로

리포트 | 2페이지 | 1,000원 | 등록일 2016.10.04

다운로드 장바구니
전자회로 설계 및 실험 예비, 결과 레포트 모음

완벽하게 되있습니다.실험 오리엔테이션 및 매우 간략한 첫 실험 및 중간고사 주(실험없음)를 제외한 레포트가 다 있습니다.많은 도움이 되길 바랍니다.ps. 되도록이면 참고 자료로서 사용되었으면 좋겠습니다. ... 모든 레포트 A 이상, 대부분 A+입니다. 마지막에 총 점수 공지에서 실험 총 인원인 백여명 중 레포트 점수 1등을 받았습니다.pspice, 이론 정리, 결과 분석, 사진 모두

리포트 | 9페이지 | 15,000원 | 등록일 2012.02.24 | 수정일 2016.03.20

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2 ... , XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 및 ... Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험결과NAND2 (0,0)NAND

리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
[중앙대 기초전자회로실험 A+ 예비보고서] 7. RC회로의 시정수 측정회로 및 방법설계

예비보고서[예비7]RC회로의 시정수 측정회로 및 방법설계0 0 0 교수님전자전기공학부학번데 자 와1. 목적이 실험의 목적은 주어진 시정수를 갖는 RC회로를 설계하고 이를 측정 ... 할 때 내부저항이 매우 크다는 것을 앞에서 실험하였다.(10MΩ 정도). DMM의 내부저항을 측정하는 방법을 설계하여 제출하라.DMM이 전압을 측정하는 방식은 간단하다. DMM ... 하는 방법을 설계하는 것이다.2. 준비물- 전압안정 직류전원(0~15V)- DMM- Oscilloscope- Function generator- 탄소저항 : 22MΩ , 5%, 1/2

리포트 | 11페이지 | 1,500원 | 등록일 2016.09.17

다운로드 장바구니
전자공학과 디지털 회로 실험 및 설계 텀프로젝트 간이전압계 ppt자료입니다.

디지털회로 실험 및 설계 Term Project프로젝트 주제 제작 동기 사용부품 및 공구 동작원리 실험결과 결론 2프로젝트 주제 작품명 : 간이 전압계 3제작 동기 4 디지털회로 ... 실험 및 설계 강의를 들으면서 우리가 배웠던 논리게이트 , 여러 가지 플립플롭 , 멀티플렉서 , 디멀티플렉서 , FND, 카운터 등을 사용하여 만들 수 있는 작품을 찾다가 실제 ... 및 공구 5 ▶ 만능기판 ▶ 납땜인두 ▶ 와이어스트리퍼 ▶ 프로브 ▶ AA Size 건전지 ▶ 스위치 ▶ 7-segment FND ▶ NOT Gate ▶ Decoder IC

리포트 | 15페이지 | 2,000원 | 등록일 2016.04.06

다운로드 장바구니

이전10개 1 2 345 6 7 8 9 10 다음10개

파워링크

신청하기