"디지털회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아날로그 전기회로설계실습 디지털논리회로 텀 프로젝트 전자 주사위 전기회로 디지털회로실험 7492 7490

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로" 검색결과 61-80 / 15,740건

판매자 표지

디지털 회로 실험-시프트 레지스터

디지털 회로실험실험11. 시프트 레지스터1. 목적-시프트 레지스터의 구성 방식을 이해한다.-시프트 레지스터의 동작 원리와 특성을 익힌다.2. 관계 이론 요약74164 8비트 ... 입력- /MR(/CLEAR) : Low시 Reset, High시 정상동작3. 실험순서실험순서1. 74164 8비트 시프트 레지스터 회로를 구성하고 다음 실험을 하시오.- 9번 ... 했을 때 나오는 출력(QA~QH)을 예상해서 표 11-4를 완성하시오.실험순서2-1. 74194 유니버셜 레지스터 회로를 구성하고 다음 실험을 하시오.실험순서2-2. 74194 유니버셜

리포트 | 9페이지 | 2,000원 | 등록일 2022.09.10

다운로드 장바구니
디지털회로실험 산술논리연산회로 결과

디지털회로실험-산술논리연산회로 결과-학과 : 전자공학과1. 결과1.1 실험과정 5.2의 결과를 다음 표에 작성하시오.기능 선택가산기의 Y입력입력출력출력 (V)사진s1s0Cin ... 0이었다.[산술연산회로]1.3 실험과정 5.5의 결과를 다음 표에 작성하시오.s1s0기능출력 (V)출력 (V)01XOR연산(A,B)=(0,0)(A,B)=(0,1)(A,B)=(1 ... ,0)(A,B)=(1,1)10AND연산(A,B)=(0,0)(A,B)=(0,1)(A,B)=(1,0)(A,B)=(1,1)[논리연산회로]2. 결론2.1, 2.2 첫번째 실험은 산술연산회로

리포트 | 4페이지 | 2,500원 | 등록일 2021.04.16

다운로드 장바구니
병렬 인터페이스형 디지털/아날로그 변환회로의 1개 비트 확장에 관한 연구 (A Study on Extension of One-bit of the Parallel Interface type Digital-to-Analog Conversion Circuit)

중소기업융합학회 권성열, 이현창

논문 | 7페이지 | 무료 | 등록일 2025.03.14 | 수정일 2025.03.28

다운로드
2X Converse Oversampling 1.65Gb/s/ch CMOS 준 디지털 데이터 복원 회로 (2X Converse Oversampling 1.65Gb/s/ch CMOS Semi-digital Data Recovery)

대한전자공학회 김길수, 김규영, 손관수, 김수원

논문 | 7페이지 | 무료 | 등록일 2025.07.01 | 수정일 2025.07.05

다운로드
디지털 논리회로의 응용 멀티바이브레이터

Exp#7. 디지털 논리회로의 응용 – 멀티바이브레이터실험 목표쌍안정 멀티바이브레이터인 래치와 플립플롭에 대해 이해하고 이를 응용한 회로를 구 성할 수 있다.단안정 멀티 ... 펄스가 주기에 영향을 미치지 않는다면 회로는 재트리거 불가능이라고 한다.실험 장비 및 재료실험 장비NI ELVIS오실로스코프: PHILIPS 60 MHz Digital ... 바이브레이터와 비안정 멀티바이브레이터에 대해 이해할 수 있다.실험 이론RS래치 (latch)래치는 1비트의 정보를 유지, 보관할 수 있는 회로이며 순차회로의 기본 요소이다. 래치의 정보

리포트 | 12페이지 | 2,000원 | 등록일 2022.03.03

다운로드 장바구니
안정한 디지털 적응 IIR 노치 필터와 적응 신호 발생 회로의 설계에 관한 연구 (A Study for the Designs of the Stable Digital Adaptive IIR Notch Filter and the Adaptive Signal Generator)

한국정보기술학회 김정국

논문 | 8페이지 | 무료 | 등록일 2025.06.04 | 수정일 2025.06.09

다운로드
디지털 논리회로2 설계과제

디지털 논리회로2 설계과제 레포트*** 교수님*분반 전자전기공학부321***** ***목차알고리즘 분석 및 시스템 블록 설계ASMD Chart제어기 설계DataPath 설계

리포트 | 5페이지 | 2,500원 | 등록일 2021.11.17

다운로드 장바구니
디지털회로 실험 보고서 전체본

[학습목표] AND 게이트와 OR게이트의 논리 동작을 실험한다. NOT 게이트의 논리 동작을 실험한다. 1.1 기초 이론AND 게이트2개 이상의 입력 단자와 1개의 출력 단자로 구성된다. AND 논리는 논리곱(logical product)을 말하며, 모든 입력이 1일 ..

리포트 | 28페이지 | 5,000원 | 등록일 2024.06.28

다운로드 장바구니
판매자 표지

디지털전자회로 2021 퀴즈1 해답

3) Transmission gate 대신 nMOS만 이용했을 때, pMOS만 이용했을 때 생기는 문제를 각각 예시를 통해 간단히 설명하시오. – 1점Sol)Transmission gate 대신 nMOS 혹은 pMOS만 사용했을 시, data “1” 혹은 “0”을 보낼..

시험자료 | 7페이지 | 3,000원 | 등록일 2022.11.07

다운로드 장바구니
판매자 표지

디지털전자회로 2021 기말고사 해답

1. 아래 문장이 맞으면 T, 틀리면 F를 괄호안에 쓰시오. [개당 1점, 총 20](1) Merged contact을 통해 nMOS와 pMOS가 연결된 노드의 diffusion capacitance를 줄일 수 있다.( F )(2) Nonideal transistor에..

시험자료 | 14페이지 | 6,000원 | 등록일 2022.11.07 | 수정일 2022.11.09

다운로드 장바구니
판매자 표지

디지털전자회로 2021 퀴즈4 해답

1. 아래 문제들을 푸시오. (7점) 1) 다음 domino logic gate가 아래의 신호에 따라 동작한다고 할 때 “current evaluation phase”에서 0으로 유지되어야 하는 Y1이 VDD로 flip 되었다. Y1이 flip이 일어나는 원인에 대해서..

시험자료 | 8페이지 | 2,500원 | 등록일 2022.11.07 | 수정일 2022.11.09

다운로드 장바구니
판매자 표지

디지털전자회로 2021 퀴즈5 해답

1. Unsigned Radix-4 booth encoding multiplier에 대한 문제를 푸시오. [8]1) Partial product의 sign extension이 (a)에서 (b)로 단순화 될 수 있다. 6-bit x 6-bit unsigned Radix-..

시험자료 | 7페이지 | 2,500원 | 등록일 2022.11.07

다운로드 장바구니
판매자 표지

디지털전자회로 2021 퀴즈2 해답

2. 아래 그림은 NOR3의 transistor-level schematic과 input에 따른 output 변화를 보여준다. 아래 문제들을 푸시오. (4점)1) Out node외 diffusion capacitance는 없다고 가정 할 때, a), b), c) 상황이..

시험자료 | 7페이지 | 2,500원 | 등록일 2022.11.07

다운로드 장바구니
판매자 표지

디지털전자회로 2021 퀴즈3 해답

phase 시에 pull-up network 가 비활성화 되면서 회로 동작이 시작된다. 따라서 evaluation phase 동안 pull-down network 만 활성화 되어있

시험자료 | 5페이지 | 2,500원 | 등록일 2022.11.07

다운로드 장바구니
디지털 시계 회로 제작 보고서

전기전자 기초실험 및 설계Term Project 보고서디지털 시계 회로 제작1. 실험 주제디지털 논리 회로를 이용한 디지털 시계 제작2. 실험 원리그림 1. 디지털 시계 회로그림 ... 1은 우리 조가 설계한 디지털 시계의 회로도이다. 이 회로를 구성하기 위해서는 ? 하부의 발진회로 및 분주회로와, ? 중반부에 74LS90과 74LS92로 이루어진 카운터의 동작 ... 발진회로는 디지털 시계에 안정적인 클록을 제공할 목적으로 설계되는 회로다. 우리 조는 RC 발진회로를 이용하였다(그림 2). RC 발진회로는 일정한 주기의 펄스를 발생시키는 회로

리포트 | 6페이지 | 1,000원 | 등록일 2021.05.27

다운로드 장바구니
판매자 표지

[A+] 디지털논리회로 VendingMachine

리포트 | 15페이지 | 4,500원 | 등록일 2021.08.04

다운로드 장바구니
판매자 표지

디지털논리회로 실험 3. Exclusive OR

실험 3: Exclusive-OR예비 ReportPSpice Simulation디지털논리회로전자공학부 홍길동202500001. NOT, AND, OR 게이트.이 회로는 입력이 1 ... 회로 또한 입력이 1/0, 0/1 일 때에만 출력이 1인 것으로 보아 XOR 게이트를 NAND 게이트 4개로 만든 또 다른 XOR 회로이다.3. 7486.이 회로는 실제 7486 ... IC 칩 XOR 게이트 1개를 사용하여 만든 회로로 다른 게이트들로 만든 XOR 회로와 같은 입출력 관계를 보인다.4. 7486 2개.이 회로에서는 입력의 개수를 3개로 늘려

리포트 | 7페이지 | 1,500원 | 등록일 2025.08.21

다운로드 장바구니
디지털 논리회로 수업 요약 레포트

금 시계는 아날로그 시계이고 시간이 숫자로 표시되는 형태의 시계는 디지털 시계이다. (2) 디지털 시스템과 아날로그 시스템전기 전자회로는 취급하는 신호의 성격에 따라 아날로그 ... 01. 들어가기01. 디지털과 아날로그(1) 디지털 신호와 아날로그 신호디지털 시스템이 아날로그 시스템과 대조되는 점은 이산적인 단위량의 정수배로 표시하고, 이산량을 이용 ... 한 연속적인 값을 갖는다. 이러한 전기 전자신호.일상생활에서 사용하는 전자기기는 아날로그 신호를 디지털 신호로 변환하여 사용한다. 시계로 예를 들면, 초침과 분침이 회전하는 형태의 눈

리포트 | 41페이지 | 3,000원 | 등록일 2021.06.21

다운로드 장바구니
판매자 표지

디지털회로실험 LED와 7-세그먼트

디지털 회로 실험 4주차 실험보고서실험1) LED 구동 회로그림 6-5실험2) 7-세그먼트 디스플레이 구동 회로그림6-6-실험 결과1) 그림 6-5에서 Vcc전압을 5V에서 7V ... =110Ω-토의실험 1은 LED 구동 회로를 구성하는 실험이다.LED는 순방향 전류가 인가될 때 빛을 방출하는 다이오드로, 애노드가 (+) 단자이고 캐소드가 (-) 단자인데 LED ... 를 연결할 때, (+) 단자는 더 길게 되어 있기 때문에 유의해야 한다.회로에 실수로 역전압이 가해졌을 경우 LED를 보호하기 위해 1N914 다이오드를 연결하여야 하는데 이때

리포트 | 4페이지 | 1,500원 | 등록일 2023.10.24

다운로드 장바구니
디지털 및 순서 논리 회로 프로젝트

디지털논리 - 순서논리 회로 프로젝트⊙ 요구 사항 (과제 목표 및 개념도)⊙ 배경 지식 (용어 정리: 순차회로, 무어 머신 등..)⊙ 설계 내용? 상태 정의와 상태 전이? 상태 ... 았으며, 흐름을 알 수 있었다.⊙ 참고 문헌? 두산백과 ( 순서 회로 )? 정보통신기술용어해설 ( 무어 머신, 밀리 머신 )? IT용어사전 ( 입력 변수, 출력 변수, 상태 변수 )? 디지털 논리회로[한빛 아카데미] ( 동기 순서논리회로, 비동기 순서논리회로) ... 도 및 상태표? 출력 값 분석? 상태 부호화? 상태 함수 및 출력 함수? 회로도 (그림)⊙ 결론? 요약정리, 과제를 통해 배운 점⊙ 참고 문헌⊙ 요구 사항* 동기 순서논리회로의 해석

리포트 | 6페이지 | 2,500원 | 등록일 2021.07.02

다운로드 장바구니

이전10개 1 2 345 6 7 8 9 10 다음10개

파워링크

신청하기