"배전압회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

배전압회로 정류회로 ppt op amp 설계 전자회로 전회설 아주대 정류회로 전기회로 경북대 RLC 전기기사 실기

판매자 표지는 다운로드시 포함되지 않습니다.

"배전압회로" 검색결과 741-760 / 7,624건

DA 및 AD 변환기

입력전압이 일정하게 유지, 이 전압이 버퍼를 통하여 비교기로 입력되어 변환이 수행된다.샘플홀드 회로A/D 변환기(Analog to Digital Converter): 전압, 전류 ... . 이 형태에서 n비트 출력을 위해서는 2^n개의 동일저항과 2^n -1개의 비교기가 필요하다. 변환 도중에 아날로그 입력전압이 변하면 안되므로 Sample/Holder회로를 ADC ... 적으로 아날로그 전압에 비례하는 시간동안 클럭 펄스를 카운트하여 그 카운트 수를 디지털 신호로 출력한다. 아날로그 입력전압에 비례하는 시간을 얻는 데 적분기를 쓴다. 이 회로는 RC에 무관

리포트 | 8페이지 | 4,000원 | 등록일 2021.10.14

다운로드 장바구니
중앙대 전기회로설계실습 (결과) 6. 계측장비 및 교류전원의 접지상태의 측정방법설계 A+

을 저장하고 KVL을 만족하는지 확인하라.3. 두 저항에 걸리는 전압을 측정하기 위해 오실로스코프를 그림 1(b)와 같이 회로를 구성②하고 이때의 CH1과 CH2의 파형을 제출하라 ... g두 배 값이 나왔다.이유는 Function generator의 내부저항은 50Ω이고, 50Ω에 걸리는 전압을 기준으로 출력한다. 따라서 설정한 전압의 두 배를 만드는데, 우리 ... 한0.746Vfunction generator의 출력을 1 Vpp로 설정하였으며 오실로스코프의 측정 Vpp는 약 두 배로 측정되었다.(b) 10 Vpp, 100 ㎐에서 주파수

리포트 | 12페이지 | 2,500원 | 등록일 2021.03.02

다운로드 장바구니
전자공학응용실험 - 캐스코드증폭기 예비레포트

특성 곡선을 구하고, 소신호 등가 회로의 개념을 적용하여 전압 이득을 구한후, 이를 실험에서 확인하고자 한다. 또한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서 ... Power)을 발생시켜 회로에 공급하는 가장 기본적인 실험 장비다.[1]2) 멀티미터:멀티미터(Multimeter)는 전류, 전압, 저항 등의 전기적인 물리량을 측정하는 다기능 ... 코드 증폭기는 주로 전압 이득을 높이기 위해서 사용되는데, 전압 이득을 구하기 위해 먼저 [그림 14-2]와 같은 일반적인 증폭기의 등가회로를 이용할 수 있다. 입력전압에 비례

리포트 | 9페이지 | 2,500원 | 등록일 2021.12.20 | 수정일 2021.12.22

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 전자회로실험 예비보고서6

을 얻는 회로이다. 원리는 간단하다. 출력 전압이 +VSAT을 가질 때 C는 저항 R을 통해 충전을 하게 되고, 커패시터에 걸리는 전압 VC는 τ=RC의 시정수로 +VSAT ... 기가 된다는 것이다. 결국 출력 전압은 입력전압을 적분한 값에R _{1}과C _{1}의 곱의 역수를 곱한 값의 반전 출력이다.실제 적분기 회로에서는 궤환 커패시터C _{1}양단에R ... _{s}를 연결하면, 제한된 저주파 이득을 갖는 적분기 회로가 되어 회로의 저주파 이득을 제한한다. 이는 연산 증폭기의 포화를 방지하는데, 입력 바이어스 전류에 의한 전압은 OP

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.24

다운로드 장바구니
트랜지스터 기초실험 예비보고서

되고 이는 전압이 트랜지스터가 견딜 수 있는 한계까지 지속된다. IB를 2배로 하면 특성곡선이 전체적으로 같은 비율로 증가, C의 곡선과 같이 된다. 즉 IC가 머물러 있게 되는 전류 ... 한다. [scale : 5V/Div]RC[Ω]예상 파형50100300400전압-전류특성곡선의 관측(13) 위의 6, 7항에 해당하는 상태로 회로를 원위치시킨다.(14) 오실로스코프를 X-Y ... 은 베이스전원(함수발생기 출력), Ch2는 컬렉터단자에 물리고 두 채널의 전압감도 및 영점을 일치시킨다.예상 결선 회로(22) 전원을 켜고 오실로스코프 화면상에 나타난 파형을 관측하고00

리포트 | 28페이지 | 3,000원 | 등록일 2021.09.25

다운로드 장바구니
판매자 표지

기초 회로 실험2 제32장 신호발생기의 동작원리(예비레포트)

를 가지며 부하저항이 내부저항보다 10배이상 크지 않다면 전압강하를 무시할 수가 없기에 함수발생기 사용시 부하 저항값을 고려해야 한다.실험 준비물함수발생기, 오실로스코우프, 가변저항 ... 에 AM과 FM 방송주파수 범위를 포함하며 외부의 각종 주파수가 신호발생기의 출력에 방해를 주는 것을 막기 위해 피막전선을 사용하여 실험용 회로에 신호발생기를 연결시킨다.신호 발생 ... 기는 다음과 같은 특징들을 갖는데, 전원 스위치는 교류전압(220V, 60Hz)에 의하여 동작되며 스위치를 통해 전압을 인가한다. 그리고 출력조정은 신호 발생기의 출력을 조정

리포트 | 5페이지 | 1,500원 | 등록일 2025.06.29 | 수정일 2025.06.30

다운로드 장바구니
2. 전원의 출력저항, DMM의 입력저항 측정회로 설계 예비보고서 - [전기회로설계실습 A+ 자료]

는 회로에 이 전압을 측정하기 위해 DMM을 추가한 회로를 설계하여 제출하라.DC Power Supply의 output 1, output 2 단자의 (-) 단자끼리 전선으로 이어주면 두 ... 가 되는 회로에 이 전압을 측정하기 위한 DMM을 추가한 회로를 설계하여 회로도를 제출하라. 단 회로도에 기준점을 표시하라.output 1 (-) 단자와 output 2 ( ... 하는 직류값을 그 교류신호의 실효치라 정의한다. 우리가 가정에서 쓰는 220 V power outlet도 교류 신호이기 때문에 실효값(RMS 값)으로 표현한 것이다. 실제 220 V 교류전압의 최대전압 는 220 의 배인 311.127 V이다.

리포트 | 5페이지 | 1,000원 | 등록일 2021.09.06 | 수정일 2022.09.20

다운로드 장바구니
트랜지스터 증폭회로1 예비보고서

은 이런 증폭과정을 요약하고 있다. 그림의 회로는 전형적인 트랜지스터 전류원 회로로 VBB가 인가되면 emitter단자에는 VBE를 뺀 값만큼의 전압이 나타난다. 이 전압이 RE ... 것처럼 동작하게 된다.만일 VBB에 교류전압이 인가된다면 식(1)에 의해 주어지는 IC(IB 또한)도 pulse하게 된다. IC가 변화하면 그림1의 회로처럼 RC에서의 전압강하 ... 등가회로로 나타낼 수 있는데 RTH가 트랜지스터의 base입력단에서 본 RTH에 비해 충분히 작으면 이 저항을 무시하고 그림의 맨 오른편과 같이 이상적인 일정전압을 base에 직접

리포트 | 13페이지 | 1,500원 | 등록일 2021.09.25

다운로드 장바구니
중앙대 전자전기공학부 전자회로설계실습 예비보고서(실험5)

을 사용한 구동(switch) 회로실험 목적BJT와 MOSFET을 이용하여 TTL 레벨의 전압(5 V)으로 동작하는 RTL switch회로를 설계, 구현하여 relay, 또는 ... 의 펄스를 생성한다. 설계한 구동회로에 1 Hz, 5 Vdc square pulse (50%)를 인가하려면 함수발생기의 전압(Vpp), OFFSET을 어떻게 조정해야하는가?함수 발생기 ... 는 표시되는 전압의 두 배를 출력한다. 따라서 5Vpp를 출력하려면 2.5Vpp로 설정해야 한다. 이 때 발생하는 전압은 +2.5V 에서 -2.5V 이다.1.25V의 OFFSET

리포트 | 7페이지 | 1,500원 | 등록일 2021.08.18

다운로드 장바구니
다이오드 특성 및 반파정류회로 실험 _ 전파정류회로 및 캐패시터 필터회로 실험

다이오드 특성 및 반파정류회로 실험 / 전파정류회로 및 캐패시터 필터회로 실험1.1 / 2.1 실험 개요(목적)반도체 다이오드의 전압과 전류 특성을 실험적으로 구하고, 다이오드 ... .의 다이오드는 이상적인 다이오드로 간주하겠다.교류전압을 입력하였을 때 입력전압의 양의 반주기 동안 다이오드는 순방향 바이어스 되므로 다이오드는 닫힌(ON) 상태가 되며 회로 ... 다이오드는 역방향으로 바이어스 되기 때문에 다이오드는 열린(OFF) 상태가 되어 회로에 전류가 흐르지 않게 된다. 따라서 부하저항 양단에 나타나는 출력전압은 0이 된다. 이

리포트 | 6페이지 | 3,000원 | 등록일 2021.05.10 | 수정일 2022.04.18

다운로드 장바구니
Active Filter 회로 실험 결과보고서

전자회로응용 및 물성실험결과보고서전기공학과 2017732038실험 회차: 8실험 명: Active Filter 회로 실험실험 8 Active Filter 회로 실험I. 개요 ... F 등 다수.3. 실험 결과(1) 그림7의 회로를 결선하라.예상 회로결선 회로(2) 다양한 입력주파수를 선택하여 회로의 출력을 확인하라. ( = 500mVpp, RLoad = 1k ... 다. 그의 10배인 1.59kHz에서는 gain이 1.048, 0.41dB로 이론과 유사함을 알 수 있다.예상측정실험 측정 결과를 이용하여 Bode plot을 그려보면 위와 같

리포트 | 14페이지 | 2,000원 | 등록일 2021.09.25

다운로드 장바구니
전자회로2 보고서 - 4. Common Base amplifier

스는 안정도(S)가 가장 좋은 회로이므로 전압만을 증폭 시키고 싶다면 공통 베이스 증폭기를 사용하는 것이 좋다. 부하저항(RL)에 흐르는 전류는 다음과 같다.입력과 부하저항(RL ... 회로입력R1= 100옴, R2= 5.1k옴, R3= 1k옴, R4= 18k옴출력결과저항 값들을 크게 바꿨다. 전압증폭은 크게 변화했지만 파형의 찌그러짐은 관측할 수 없었다.구형파조건 ... 하고 다시 만들어서 실험을 진행했는데 이 회로에 입력전압이 높으면 파형의 왜곡 현상이 발생하는 것을 관찰했다.

리포트 | 56페이지 | 2,500원 | 등록일 2021.09.23

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 예비보고서6 위상 제어 루프(PLL)

아날로그및디지털회로설계실습 05분반 7주차 예비보고서설계실습 6. 위상 제어 루프(PLL)6-3-1위상 제어 루프(Phase Locked Loops)는 전압제어 발진기의 출력 ... 의 전기적 특성(saturation에서 전압 조건, 응답 속도 등)6-3-3- 회로도: V1, V2에 pulse 신호를 인가하였다. 위상은 pspice의 vpulse에서 신호 ... 를 10배 감소시킨 1nF일 때 파형: C값이 작아지니 cut off frequency인 1/2piRC가 증가해 loop filter를 통과하는 고주파 신호가 많아짐을 알 수 있다. 예상한 결과와 일치하고 이 때 PLL회로는 불안정적인 신호를 출력한다.

리포트 | 10페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
[예비보고서] 설계실습 7. Common Emitter Amplifier의 주파수 특성

를 입력하였을 때의 출력파형을 PSPICE로 Simulation 하여 제출하라. 모든 node의 전압과 branch의 전류가 나타난 회로도와 이 때의 출력파형을 PSPICE ... 의 peak-to-peak 값이며 function generator의 내부에서는 그 두 배의 전압이 발생되고 있음을 명심하라.100 kHz, 20 mVpp 사인파를 증폭기에 인가 ... 전자회로 설계실습 예비보고서설계실습 7. Common Emitter Amplifier의 주파수 특성1. 목적이전 실험에서 설계한 emitter 저항을 사용한 Common

리포트 | 9페이지 | 1,000원 | 등록일 2022.06.30

다운로드 장바구니
판매자 표지

중앙대 BJT와 MOSFET을 사용한 구동(switch) 회로 예비보고서

한다. 설계한 구동회로에 1Hz, 5 Vdc square pulse (50%)를 인가하려면 함수발생기의 전압(Vpp), OFFSET을 어떻게 조정해야하는가?제시문에 따르면 함수발생기는 전면 ... 의 2배를 출력하므로, 설계한 구동회로에 1Hz, 5Vdc square pulse (50%)를 인가하기 위해서는 다음과 같이 함수발생기를 조정해야 한다.

리포트 | 7페이지 | 1,000원 | 등록일 2023.03.29

다운로드 장바구니
[A+] 중앙대학교 전기회로 설계실습 결과보고서 7. RC회로의 시정수 측정회로 및 방법설계

[㏀]으로 설정하고 RC time constant를 측정한 결과 11.20 [㎲]로, 12%의 오차율을 보여주었다. 전압이 정확히 0.368배가 되는 구간을 확인하지 못하였기 때문에 생긴 ... 이번 실험에서는 저항과 커패시터로 구성된 RC 회로의 time constant를 측정하는 방법에 대해 알아보았으며, 오실로스코프에 나타나는 파형을 통해 커패시터와 time c ... onstant 의 기능과 동작 원리, 의미 등을 확인할 수 있는 실험이다. DC power supply의 출력 전압을 5 [V]가 되도록 하고, DMM와 22 [㏁] 저항을 이용

리포트 | 7페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.09

다운로드 장바구니
[전자회로설계실습] 실습6(Common Emitter Amplifier 설계) 결과보고서

(μ.454.4overall voltage gain-14.7(V/V)-7.00(V/V)-6.70(V/V)52.454.4CE amplifier에 =10Ω을 추가하면 이 의 배로 전압 ... % 변경하면따라서 출력전압은 로 기존보다 작아야 한다.를 -10% 변경하면따라서 출력전압은 로 기존보다 커야 한다.Breadbroad에 구현된 회로의 사진을 찍어 제출한다.5. 결론 ... 전자회로설계실습설계실습6. Common Emitter Amplifier 설계결과보고서조실험일자:작성자:1. 목적=50Ω, =5kΩ, =12V인 경우, β=100인 NPN BJT

리포트 | 12페이지 | 1,500원 | 등록일 2022.05.04

다운로드 장바구니
판매자 표지

2025년 현대종합특수강 상반기 기술직 정비 자기소개서

본격적으로 시작되었습니다. 수업 시간에 회로 구성과 제어 시스템 작동 과정을 직접 실습하면서 전기가 복합적인 설계와 안전 관리가 필요한 영역임을 알게 되었고, 전문대학 전기공학과 ... 로 진학해 심화된 학문을 이어갔습니다. 대학에서는 전력공학, 회로이론, 전기기기, 제어공학 등 기초부터 심화과정까지 체계적으로 학습했으며, 교내 실습실에서는 배선, 시퀀스 제어 ... 시 어려움을 극복했던 경험 서술 (500자)교내 실습 중 전동기 제어회로 제작 과제를 수행하던 중, 예상치 못한 문제에 직면했습니다. 회로 연결을 완료했음에도 전동기가 정상 기동

자기소개서 | 4페이지 | 9,800원 | 등록일 2025.04.26

다운로드 장바구니
중앙대 전기회로 설계 실습 예비보고서 1. 저항, 전압, 전류의 측정방법 설계

측정법), 전압, 전류의 측정방법을 익히고 DC Power Supply의 사용법을 익힌다. 측정회로를 설계하고 실습을 통하여 확인한다.2. 준비물* 기본 장비 및 선 ... )을 측정하려 한다.(a) 이를 위한 회로도와 DMM의 조작방법을 작성하라.1. 기본적으로 전압, 전류, 저항을 측정할 수 있으며 기능스위치를 측정하고자하는 측정단위에 맞추어 놓 ... 의 길이가 2배가 되는 경우 저항의 크기는 같이 2배가 될 것이다.3.2 직류전압 측정 및 DC power supply3.2-1 DMM을 사용하여 6 V 건전지의 전압을 측정

리포트 | 8페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니
판매자 표지

아주대학교 A+전자회로실험 실험5 예비보고서

수와 전압 이득, 데시벨 이득에 대해 알아본다. 회로를 구성하여 각 주파수에서 이론에서 배운 값을 측정하고 이를 계산값과 비교하여 이론식을 증명할 수 있는지 실험을 통해 살펴본다 ... 한다. 매우 높은 주파수에서 인덕터는 개방 회로로, 커패시터는 단락 회로로 동작하므로 출력 전압은 0에 가깝다. 이상적인 저주파에서 전압 이득은 1이다.능동 저역 통과 필터 ... 차보다 2배 빠르다. 전압 강하 비율이 12dB/octave이다. 연산 증폭기의 두 입력단은 virtual short이다.R _{1}과R _{2} 사이의 노드를 X라 하면 s

리포트 | 6페이지 | 1,500원 | 등록일 2023.06.10

다운로드 장바구니

이전10개 33 34 35 36 373839 40 41 42 다음10개

파워링크

신청하기