• AI글쓰기 2.1 업데이트
  • 통합검색(1,072)
  • 리포트(1,061)
  • 자기소개서(10)
  • 시험자료(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

oscillator 설계 중앙대학교 전자회로 voltage regulator 설계 중앙 mirror 피드백 증폭기 mosfet current mirror
판매자 표지는 다운로드시 포함되지 않습니다.

"중앙대 전자회로설계실습" 검색결과 721-740 / 1,072건

  • 판매자 표지 자료 표지
    설계실습 5. BJT와 MOSFET을 사용한 구동(switch) 회로 예비레포트
    설계실습 5. BJT와 MOSFET을 사용한 구동(switch) 회로예비 레포트전자전기공학부3. 설계실습 계획서아래 회로(교재의 그림을 참고)와 같이 BJT 2N3904를 사용 ... 하여 BL-B4531(=2V, =20mA) LED를 구동하는 회로를 설계하려한다. 구동신호()는 1Hz, 5Vdc의 square purse(duty=50%)이다.BJT가 완벽하게 s ... quare pulse를 선택하면, 부하가 50 Ω일 때 평균이 0 V이고 +2.5 V, -2.5 V의 펄스를 생성한다. 설계한 구동회로에 1 Hz, 5 Vdc square pulse
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2021.03.09 | 수정일 2021.03.12
    다운로드 장바구니
  • 자료 표지
    [중앙대학교 A+] Push-Pull Amplifier 설계 결과보고서
    이번 실험을 통하여 BJT를 이용한 Push-Pull 증폭기를 설계하여 입력전압의 크기와 위상에 따라서 NPN, PNP의 동작유무에 따라 작동함을 확인하였다. 또한 각각의 BJT
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2022.04.30
    다운로드 장바구니
  • 자료 표지
    [중앙대학교 A+] Push-Pull Amplifier 설계 예비보고서
    (A) 그림 1(a) 회로를 Simulation 하기 위한 Pspice schematic을 그리되, BJT를 제외 하고 부하저항을 100 Ω으로 놓고, Simulation
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2022.04.30
    다운로드 장바구니
  • 자료 표지
    [중앙대학교 A+] Oscillator 설계 예비보고서
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2022.04.30
    다운로드 장바구니
  • 자료 표지
    [중앙대학교 A+] 피드백 증폭기(Feedback Amplifier) 결과보고서
    Series-Shunt 피드백 증폭기의 부하 저항을 1 kΩ으로 설계하고 입력 전압을 1~5 V로 1 V씩 높여가며 출력 전 압을 측정하였을 때, 각각 2.25 V, 4.3 V ... , 10 V으로 측정되었으며 두 과정 모두 전압 이득(Gain)이 약 2로 동일하였다.Series-Series 피드백 증폭기의 피드백 저항을 1.9 kΩ으로 설계하고 입력 전압
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2022.04.30
    다운로드 장바구니
  • 자료 표지
    [중앙대학교 A+] Oscillator 설계 결과보고서
    Ⅰ. 실험 목적OP-Amp를 이용한 Oscillator(신호발생기)를 설계 및 측정하여 positive feedback의 개념을 파악하고, 피드백 회로의 parameter 변화 ... 에 따른 신호 파형에 대해 학습한다.Ⅱ. 요약이번 실험을 통하여 Positive feedback의 개념을 파악하여 Oscillator를 설계하였고 Inverting Bistable ... Circuit의 특성 곡선을 확인하였다. 또한 피드백 벡터 β와 Positive feedback을 이용한 구형파 회로에서의 R의 값을 변화시킴에 따라 변화하는 파형을 보며 진폭과 주기가 피드백 회로의 parameter와 어떤 관계를 갖는지 확인하였다.
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2022.04.30
    다운로드 장바구니
  • 자료 표지
    [중앙대학교 A+] 피드백 증폭기(Feedback Amplifier) 예비보고서
    -B4531 1개Resistor 1 kΩ 4개Resistor 100 Ω 2개가변저항 10 kΩ 1개3. 설계실습 계획서3.1 Series-Shunt 피드백 회로 설계(A) 그림 1 ... -Series 구조의 피드백 증폭기를 설계하고 실험한다.2. 설계실습 준비물Function Generator 1대Oscilloscope(2channel) 1대DC Power Supply ... 회로를 simulation하기 위한 PSPICE schematic을 그린다. 전원 전압원은 12 V로 고정하고 입력저항 및 부하저항을 1 kΩ, 피드백 저항은..(C
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2022.04.30
    다운로드 장바구니
  • 자료 표지
    9. 피드백 증폭기 (Feedback Amplifier) 예비보고서 - [전자회로설계실습 A+ 인증]
    100Ω : 2개가변저항 10kΩ : 1개3. 설계실습3. 설계실습 계획서3.1 Series-Shunt 피드백 회로 설계그림 1 Series-Shunt 피드백 회로도(A) 그림 1 ... 실습09 예비보고서설계실습 9. 피드백 증폭기 (Feedback Amplifier)**분반 2******* *** (05/20)1. 목적 : 피드백을 이용한 증폭기의 동작을 이해 ... 피드백 회로 설계그림 2 Series-Series 피드백 회로도(A) 그림 2 회로를 simulation하기 위한 PSpice schematic을 그린다. 전원 전압원은 12 V
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2022.05.12 | 수정일 2023.01.03
    다운로드 장바구니
  • 자료 표지
    7. Common Emitter Amplifier의 주파수 특성 예비보고서 - [전자회로설계실습 A+ 인증]
    실습07 예비보고서설계실습 07. Common Emitter Amplifier의 주파수 특성**분반 2******* *** (05/06)1. 목적 : 이전 실험에서 설계 ... 10 μF: 3대3. 설계실습3. 설계실습 계획서3.1 Common Emitter Amplifier 의 주파수특성* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용 ... 한다.(A) 이전 실험의 2차 설계 결과회로(Ri 추가)에 대하여 모든 커패시터의 용량을 10 μF으로 하고 CE증폭기에 100 kHz, 20 mVpp 사인파를 입력하였을 때의 출력파형
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2022.04.14 | 수정일 2023.01.03
    다운로드 장바구니
  • 자료 표지
    6. Common Emitter Amplifier 설계 예비보고서 - [전자회로설계실습 A+ 인증]
    실습06 예비보고서설계실습 06. Common Emitter Amplifier 설계**분반 2******* *** (04/28)1. 목적 : Rsig = 50 Ω, RL = 5 ... Resistor 가변저항 100 kΩ: 5대Variable Resistor 가변저항 500 Ω: 2대Capacitor 10 μF: 3대3. 설계실습3. 설계실습 계획서3.1 Emitter ... 저항을 삽입한 Common Emitter Amplifier 설계* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.위 회로와 같이 emitter저항을 사용한 Common
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2022.04.04 | 수정일 2023.01.03
    다운로드 장바구니
  • 자료 표지
    [A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 12. Stopwatch 설계
    (A) 12-4-1 기본적인 클럭 생성 회로 및 카운터 회로 테스트Function generator를 이용하여 실습서와 동일하게 Frequency는 1 [Hz
    리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.09
    다운로드 장바구니
  • 자료 표지
    [A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 11. 카운터 설계
    를 구한다. 또한, 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그린다.[그림 1]에 이론부의 [그림 14-2]의 비동기식 4진 카운터 회로를 나타내었다. High 신호는 5 ... [V]로 표현하였다. 이 회로에 1 [MHz]의 구형파 즉, 1 [us]를 주기로 갖는 구형파를 인가하였다. JK Flip Flop은 CLR이 High일 때 우리가 알고 있는 동작
    리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06
    다운로드 장바구니
  • 자료 표지
    [A+] 중앙대학교 전기회로 설계실습 예비보고서 4. Thevenin등가회로 설계
    3.1 브리지회로에서 에 걸리는 전압과 에 흐르는 전류는 얼마인가? 브리지회로를 [그림 2]와 같이 그릴 수 있다. Nodal analysis를 이용해 R_L에 걸리는 전압과 흐르는 전류를 구할 수 있다
    리포트 | 7페이지 | 1,000원 | 등록일 2023.02.06
    다운로드 장바구니
  • 자료 표지
    [A+] 중앙대학교 전기회로 설계실습 결과보고서 4. Thevenin등가회로 설계
    고, 는 이론적으로 1.093 [㏀]이며 측정값은 1.083 [㏀]으로 0.915%의 오차율을 보인다. Thevenin 등가회로를 설계했을 때 측정된 ... ... 요약 : 주어진 브리지 회로에서 에 걸리는 전압과 흐르는 전류는 0.325 [V], 1.01 [mA]이고, 이론값인 0.324 [V], 0.982 [mA]과 비교했을 때 전압 ... 의 오차율은 0.309%이고, 전류의 오차율은 2.85%이다. 주어진 브리지 회로의 는 이론적으로 1.4 [V]이며 측정값은 1.403 [V]로 0.214%의 오차율을 보였
    리포트 | 8페이지 | 1,000원 | 등록일 2023.02.06
    다운로드 장바구니
  • 자료 표지
    [A+] 중앙대학교 마이크로프로세서 응용회로 설계실습 결과보고서 4주차
    마이크로프로세서 응용회로설계실습(4주차 결과보고서)1. led 함수들(led_down_shift, led_up_shift)에서 shift연산을 하는 이유는 무엇인가?교재 30 ... page의 LED 회로를 보면 led는 16-bit edge triggered D Flip-Flop에, D Flip-Flop은 Data Bus의 15~0번 bit에 연결되어 있음을 알
    리포트 | 2페이지 | 2,500원 | 등록일 2024.01.14
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전기회로설계실습 3장 결과보고서
    한 회로와 고려하지 않은 회로를 모두 설계하여 예측해보고, 그 결과를 실험을 통해 등가부하를 고려하지 않은 회로는 정격 전류와 전압을 만족시키지 않음을 확인하였다.2. 설계실습 ... 을 사용하지 않을 때 회로에 걸리는 전압도 모두 고려하여 회로를 설계해야 한다는 것을 알게 되었다.3. 결론가전제품 등의 일상생활에서 자주 접하는 전자회로에 많이 쓰이는 분압기를 저항 ... 설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계요약 : 부하효과(Loading effect)를 고려한 분압기(Voltage Divider)를 설계, 제작하고 설계
    리포트 | 4페이지 | 1,000원 | 등록일 2024.08.16
    다운로드 장바구니
  • 자료 표지
    [A+] 중앙대학교 전기회로 설계실습 결과보고서 7. RC회로의 시정수 측정회로 및 방법설계
    이번 실험에서는 저항과 커패시터로 구성된 RC 회로의 time constant를 측정하는 방법에 대해 알아보았으며, 오실로스코프에 나타나는 파형을 통해 커패시터와 time c
    리포트 | 7페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.09
    다운로드 장바구니
  • 자료 표지
    [A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계
    을 출력으로 나타내는 회로인 가산기 회로를 설계해보았다. 본 실습 9를 통해 조합논리회로의 예시인 전가산기의 동작과 기능에 대해 학습할 수 있다.9-2. 설계실습 내용 및 분석9 ... -2-1 설계한 전가산기 회로의 구현 (2-level 로직 회로)설계실습계획서에서 그린 2-단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로 ... 요약 : 본 실습 9에서는 3가지 실험을 진행했다. 첫 번째로, AND/OR gate를 이용하여 전가산기 회로를 구현하고 전가산기의 진리표와 동일하게 회로가 동작하는 것을 확인
    리포트 | 7페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.10
    다운로드 장바구니
  • 자료 표지
    [A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 9. 4-bit Adder 회로 설계
    (C) (B)에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로 직 회로를 설계한다.(B)에서 간소화한 불 ... -input OR가 사용되었다. 하지만 실험의 준비물은 모두 2-input 소자라서 2-input 소자를 이용해서 동일한 기능을 구현하는 회로를 설계하면 [그림 3]과 같다. ... 리언 식에 대한 2-level 회로는 [그림 1]과 [그림 2]와 같이 표현할 수 있다. [그림 1]에는 3-input AND와 4-input OR가 사용되고, [그림 2]에는 3
    리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06
    다운로드 장바구니
  • 자료 표지
    [A+] 중앙대학교 전기회로 설계실습 예비보고서 7. RC 회로의 시정수 측정회로 및 방법설계
    3.1 DMM으로 전압을 측정할 때 내부저항이 매우 크다는 것을 앞에서 실험하였다. (10㏁정도) DMM의 내부저항을 측정하는 방법을 설계하여 제출하라.DMM 내부 저항을 측정 ... 하기 위한 회로도는 [그림 1]에 나타내었다. DMM을 DCV 측정모드로 변경한 후 저항 R, Power supply와 직렬로 연결한다. 이 후 Power Suppley에서 전압V_PS를 출력시키고 DMM으로 측정된 값을 V_DMM이라 하면...
    리포트 | 6페이지 | 1,000원 | 등록일 2023.02.06
    다운로드 장바구니
  • 전문가 요청 쿠폰 이벤트
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 12월 10일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
6:47 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기