"아주대학교 전자회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아주대 전자회로2 전회실 op-amp-rc filter 설계 c측정회로 lossy 미분기 2 stage opamp RC DELAY 아주대 설계3

판매자 표지는 다운로드시 포함되지 않습니다.

"아주대학교 전자회로" 검색결과 581-600 / 701건

논리회로실험 설계 보고서

1 논리회로실험설계과제·REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)`(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 ... 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2012. 12. 17과목명: 논리회로실험 설계 ... . FPGA board에 설계한 코드를 load한 후 회로로 구현하여 곱셈기의 동작을 눈으로 확인하여 본다.vhdl에 대한 기본적인 설명- HDL은 Text editor, Compiler

리포트 | 24페이지 | 4,000원 | 등록일 2013.11.25 | 수정일 2013.11.28

다운로드 장바구니
실험 4. 정궤환 회로(예비)

실험 4. 정궤환 회로1. 실험 목적연산 증폭기를 사용한 정궤환 회로를 구성하여, 슈미트 트리거 회로의 특성을 관찰하고, 이를 이용한 사각파 발생기를 구성하여 실험한다.2. 실험 ... 기기, 오실로스코프, 저항, 가변 저항, 캐패시터3. 실험 방법1) 슈미트 트리거 회로(1) 회로를 구성한다(2) 오실로스코프를 사용하여 출력 파형을 관찰한다. 이 때 ... 4-1의란에 기록한다.2) 사각파 발생회로(1) 표에 주어진과을 사용하여 회로를 구성한다.(2) 식을 사용하여를 계산하고, 오실로스코프를 사용하여를 측정하고,와의 두 파형을 측정

리포트 | 6페이지 | 1,000원 | 등록일 2012.09.09 | 수정일 2014.01.01

다운로드 장바구니
설계2_예비보고서

윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 11.05.22 (월)과목명: 전자회로실험교 ... 설계2 예비보고서. CMOS OP AMP전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 ... 수명: 최연익분 반: 월F학 번: 200920148성 명: 이슬기설계2_예비보고서_이슬기.hwp1. 목적CMOS OP Amp 회로를 설계하고 phase margin을 구한다.2

리포트 | 5페이지 | 4,000원 | 등록일 2011.10.06

다운로드 장바구니
예비3]C 측정회로 설계

.2kΩ, 1kΩ■ 설계 계획이번 설계는 사각파 발생 회로의 발진 주기를 이용해서 커패시터를 측정하고자 한다. 발진 주기를 이용하고자 할 때는 회로에 Capacitor C가 1개 ... 만 포함된 회로가 편리한데 이러한 조건을 만족하는 회로가 우리가 예전에 실험했던 사각파 발생 회로이다. 사각파 발생 회로에서 발진기의 주기를 구하는 식은,이다. 이 식을 통해 우리 ... 는 사각파 발생 회로의 발진기의 주기를 구해 역으로 커패시터를 측정해 볼 것이다.■ 설계 내용 검증1. 저항을 변화시키면서 측정a) 그림의 회로를 결선한다. 이때, 저항 값은 R2

리포트 | 6페이지 | 1,000원 | 등록일 2010.06.29

다운로드 장바구니
C 측정회로 설계

), 10kΩ(3개), 2.2kΩ(1개), 1kΩ(1개)■ 설계 계획이번 설계는 사각파 발생 회로의 발진 주기를 이용해서 커패시터를 측정하고자 한다. 발진 주기를 이용하고자 할 때 ... 는 회로에 Capacitor C가 1개만 포함된 회로가 편리한데 이러한 조건을 만족하는 회로가 우리가 예전에 실험했던 사각파 발생 회로이다. 사각파 발생 회로에서 발진기의 주기를 구하 ... 는 식은,이다. 이 식을 통해 우리는 사각파 발생 회로의 발진기의 주기를 구해 역으로 커패시터를 측정해 볼 것이다.■ 설계 내용 검증1. 저항을 변화시키면서 측정a) 그림의 회로

리포트 | 10페이지 | 1,000원 | 등록일 2010.06.29

다운로드 장바구니
푸르덴셜투자증권 공채 합격 자기소개서

률을 창출하다.경험의 많고 적음이 중요하지 않습니다. 경험을 적절하게 사용 할 수 있는 기술이 중요합니다. 2008년 겨울, 아주대학교를 대표해, 해외 인턴으로 호주에서 HMCA ... 배울 자신이 있습니다.직무역량전자공학도논리회로설계에서 VHDL을 사용한 전자시계 반도체를 설계, 소프트웨어개론에서는 C language과 자료구조를 사용한 미로 찾기 프로그램, 전자 ... 의 성공적인 입찰에 중심적인 역할을 하며, 기업 무역부분의 교두보 역할이 되었습니다.입사 후 포부금융 자산관리 스페셜리스트를 지향합니다.전자공학을 전공하였지만 저의 적성과 역량을 보

자기소개서 | 2페이지 | 3,000원 | 등록일 2012.10.08

다운로드 장바구니
실험 4. 정궤환 회로(결과)

실험 4. 정궤환 회로1. 실험 계획연산 증폭기를 사용한 정궤환 회로를 구성하여, 슈미트 트리거 회로의 특성을 관찰하고, 이를 이용한 사각파 발생기를 구성하여 실험한다.2. 실험 ... 과정에 따른 결과(1) 슈미트트리거1)R`=`10k OMEGA 으로 하고 회로를 구성하라.2) 오실로스코프를 사용하여 출력파형을 관찰한다. 이때 오실로스코프는 DC ... _{TH}V _{TL}106.95V-6.6V11.265V-1.49V(2) 사각파 발생 회로1) 아래의 회로를 표에 주어진 저항, 커패시터 값을 사용하여 구성한다.2) 식을 사용

리포트 | 5페이지 | 1,000원 | 등록일 2012.09.09 | 수정일 2014.01.01

다운로드 장바구니
전자회로실험 7. Output Stage

전자회로실험 7. Output Stage■ 설계 부품1. NPN BJT : 2N2222 or 2N3904[참고자료 1] NPN BJT 2N2222 Pinning ... . Discrete Diode■ 설계 준비 사항1) 그림 1 회로를 이용하여 Class-A output stage 를 설계하고 SPICE 시뮬레이션 하시오.2) 그림 2 회로를 이용 ... 하여 Class-B output stage 를 설계하고 SPICE 시뮬레이션 하시오.3) 그림 3 회로를 이용하여 Class-AB output stage 를 설계하고 SPICE

리포트 | 15페이지 | 1,000원 | 등록일 2010.05.04

다운로드 장바구니
설계 1. C 측정 회로 설계(결과)

과 계산 값이 거의 비슷하게 나옴을 실험 결과를 통해 알 수가 있었다.차단 주파수를 수학적으로 구해보면f _{0} = {1} over {2piR_{2}C와 같다. 전자회로 시간에 배웠 ... }} =1000rad/s=2 pi BULLET f _{0} `` -> ``f _{0} =159Hz 이다. 전자회로 시간에는 MOS로 이 개념을 적용하였는데 전자회로 실험에서 op-amp ... 설계 1. C 측정 회로 설계1. 설계 내용이번 실험은 주어진 회로를 구성하고 측정하는 것이 아닌 C측정회로를 직접 설계하여서 측정해보는 것으로서 Capacitor meter

리포트 | 5페이지 | 1,000원 | 등록일 2012.09.09 | 수정일 2014.01.01

다운로드 장바구니
결과 실험2. 전류-전압 변환회로

< 결 과 보 고 서 : 실험2. 전류-전압 변환회로 >< 1. 목 적 >전압-전류 변환기, 전류-전압 변환기, 전류 증폭기에 대해 알아본다.< 2. 실험 과정 및 실험 결과 ... >◆ 실 험 기 기± 15V 전원, VOM 2대, 저항(1KΩ 10KΩ 각 2개), 가변저항(1KΩ), OP-AMP : 714C1) 전압-전류 변환기(1) 그림 2-5의 회로를 연결 ... 회로PSpice를 통한 전압-전류 변환기 회로 시뮬레이션1.03V1.06mA3.97V4.16mA5.95V6.35mA7.99V8.52mA1V1mA4V3.9997mA6V5.9996mA8

리포트 | 7페이지 | 4,000원 | 등록일 2012.03.11

다운로드 장바구니
실험6(예비)

에서의 단락이나 과부하 방지 방법과전류가 흘러 트랜지스터가 파괴되는 것을 막기 위해 전류제한 방법을 사용한다. 그림 6-3에서 보듯이 전류제한 회로는 트랜지스터 Q2와 저항 R4로 구성 ... eries regulator 보다 덜 효율적이지만 자체회로에서 단락 보호 기능이 있다. 출력이 단락되어서V _{OUT} =0이 되면 부하전류는 직렬저항 R1에 의해서 제한되어 부하 ... (1) 그림 6-6의 회로를 결선하여라.(2) 제너다이오드 양단의 전압V _{REF}를 측정하여라.V _{REF} =6.156V(3) 출력전압V _{OUT}을 계산하여라.V

리포트 | 5페이지 | 1,500원 | 등록일 2012.09.13

다운로드 장바구니
전자회로2 설계 과제 2. Cascode

그림과 같은 Cascode 회로를 설계하시오.1) Design Problem : 전류만 0.6mA 로 가정하고 위의 조건으로 다음의 값을 계산하시오.PMOS 캐스코드의 전압이득 ... pec 을 만족하고 30dB 이상의 이득을 가지는 cascode 회로를 설계 simulation 확인하시오.A. Determine the required DC levels Vin ... 시뮬레이션 토의 고찰 >Cascode를 설계하는 설계 2과제는 주어진 회로도와 소자의 조건을 사용하여,,,,의 값을 찾아내는 것이 중요하였다. MOSFET에 관한 식

리포트 | 5페이지 | 3,000원 | 등록일 2012.03.11

다운로드 장바구니
[논실]예비2, 200820126, 안효중, 4조

윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.9.14과목명: 논리회로실험교수명 ... REPORT(Chap.2 예비보고서)전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 ... : 박성진 교수님분 반: 수 8.5~11.5학 번: 200820126성 명: 안효중< Chap.2 예비보고서 >[1] 실험 목적CMOS 회로의 전기적인 특성을 이해하고 그에 따른 회로

리포트 | 4페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
전자회로실험 4. 능동 필터회로

전자회로실험 4. 능동 필터회로■ 실험 목적1. 1, 2차 저역 통과 필터와 2차 고역 통과 필터에 대해서 알아보고 실험을 통해서 이론을 확인한다.■ 결과보고서1. 1차 저역 ... 통과 필터1f=100Hz일때 출력 그래프f=200Hz일때 출력 그래프[그림 1] 1차 저역 통과 필터 회로, 10kΩ저항 측정값f=500Hz일때 출력 그래프f=1kHz일때 출력 ... -11.081810.250.25-12.041210kHz0.99750.14980.1502-16.46810.150.15-16.4782위 실험 회로인 1차 저역 통과 필터 회로에 대해

리포트 | 16페이지 | 1,000원 | 등록일 2010.05.04

다운로드 장바구니
전자회로실험 결과3

실험3. 적분회로1. 목적미분기와 적분기의 동작을 이해한다.2. 이론(1)미분기입력 측의 커패시터 C 대신 저항을 대치하면 기본 반전 증폭기와 같다.미분기는 high-pass ... 미분기 회로에서 저항과 커패시터를 서로 바꾸어 놓으면 미분기의 역 회로인 적분기 회로가 된다.적분기는 low-pass-filter로 작동하는데 그림 3-4회로는실제의 적분기 회로 ... 에서는 궤환 커패시터 C양단에 저항를 연결하여 회로의 저주파 이득을 제한한다. 이는 연산증폭기의 포화를 방지한다. 입력 바이어스 전류에 의한 전압은를 연결하여 줄일 수 있다. 이 때

리포트 | 6페이지 | 2,000원 | 등록일 2012.07.13

다운로드 장바구니
Output Stage

전자회로실험 7. Output Stage■ 설계 부품1. NPN BJT : 2N2222 or 2N3904[참고자료 1] NPN BJT 2N2222 Pinning ... . Discrete Diode■ 설계 준비 사항1) 그림 1 회로를 이용하여 Class-A output stage 를 설계하고 SPICE 시뮬레이션 하시오.2) 그림 2 회로를 이용 ... 하여 Class-B output stage 를 설계하고 SPICE 시뮬레이션 하시오.3) 그림 3 회로를 이용하여 Class-AB output stage 를 설계하고 SPICE

리포트 | 22페이지 | 1,000원 | 등록일 2010.06.29

다운로드 장바구니
결과 실험1. 부궤환 회로

< 결 과 보 고 서 : 실험1. 부궤환 회로 >< 1. 목 적 >(1) 연산증폭기의 이득에 영향을 미치는 부궤환 루프의 영향을 실험적으로 이해한다.(2) 반전 증폭기와 비반전 ... ㏀, 20㏀, 30㏀ 각 1개,연산증폭기: 741C1) 연산증폭기 (반전)(1) 그림 1-6의 회로를 구성한다. () 스위치과는 단락상태에서 입력 전압을 1V, 입력 주파수를 1KHZ ... 면, gain은, 위상차는 180° 가 되었다.2) 비반전 연산증폭기(1) 그림 1-7의 회로를 구성한다.(입력전압:Vin =9 Vp-p, 입력주파수:1㎑)(2) 표 1-2에 지시된 RR

리포트 | 7페이지 | 4,000원 | 등록일 2012.03.11

다운로드 장바구니
예비4_Positive feedback 회로

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 11.03.21 (월)과목명: 전자회로실험조교명: 이준석분 반: 월 ... 실험4 예비보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶 ... F학 번: 200920148성 명: 이슬기예비4_Positive feedback 회로.hwpI. 목적연산증폭기를 사용한 정궤환 회로를 구성하여, 슈미트 트리거(Schmitt

리포트 | 5페이지 | 2,500원 | 등록일 2011.10.06

다운로드 장바구니
실험 5. 능동 필터회로(예비)

실험 5. 능동 필터회로1. 실험 목적1, 2차 저역 통과 필터와 2차 고역 통과 필터에 대해서 알아보고 실험을 통해서 이론을 확인한다.2. 실험 기기전원, 저주파 함수 발진기 ... , 오실로스코프, 저항, 741C, 캐패시터3. 실험 방법(1) 1차 저역 통과 필터① 회로를 구성한다.② 저주파 함수 발진기의 주파수 100kHz로 맞추고, 신호 준위 1가 되 ... 도록 조정하고 측정한다.③ 나머지 주파수 값들에 대해서 반복한다.(2) 2차 저역 통과 필터① 회로를 구성한다.② 저주파 함수 발진기의 주파수 100kHz로 맞추고, 신호 준위 1

리포트 | 14페이지 | 1,000원 | 등록일 2012.09.09 | 수정일 2014.01.01

다운로드 장바구니
아주대학교 물리학실험 2 결과보고서(A+)

를 접지시켜주면 전자가 접지선을 따라 구 B로 이동하게 된다. 따라서 구 B에 본래 분포하고 있던 양전하는 새로 유입된 전하와 만나 중성을 이루게 되고, 본래 분포한 음전하는 그대로 ... 남아있기 때문에 접지시킨 후에도 구 B에는 전하가 남아있게 된다. 이에 따라 구 B는 음전하로 대전시킨 결과가 된다. 때문에 구 A의 전자들은 척력에 의해 구 A 좌측 ... - 회로는 다이오드 2개와 저항 1개를 이용한 반파 정류회로로부터 시작하여 도선 혹은 축전기의 추가로 전파 정류회로, 필터회로를 구성했다. 실험 전 측정한 축전기의 축전용량은 이고

리포트 | 8페이지 | 8,000원 | 등록일 2012.08.10

다운로드 장바구니

이전10개 25 26 27 28 293031 32 33 34 다음10개

파워링크

신청하기