"논리회로결과"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리회로 전전설2 7400 산술논리연산회로 두더지 잡기 아날로그 FPGA 사칙연산 8비트 병렬 가산기 bcd to 7 segment 10진 ALU

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로결과" 검색결과 581-600 / 5,723건

판매자 표지

부울 대수를 이용한 논리식의 간략화 법칙이란

다. 현재 널리 사용되고 있는 컴퓨터의 논리 회로에서는 1 또는 0만 존재하는 이른바 ‘디지털 회로’를 취급한다. 부울 대수는 0 또는 1, 이 두 개의 값으로 표현하고 연산하며, 컴퓨터 ... 다’, ‘A 또는 B이다’라는 인간이 표현하는 영역을 논리곱, 논리합, 논리 부정 등의 논리연산자를 이용하여 논리 동작을 다루는 대수이다. 이는 복잡한 게이트회로를 함수로 표현할 시 ... 있다.3. 부울 대수를 이용한 논리식의 간략화 법칙이란?컴퓨터에서 사용되는 디지털 조합 논리회로는 AND, OR, NOT게이트 등으로 표현할 수 있는데, 이런 소자가 많으면 많

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2021.09.06

다운로드 장바구니
판매자 표지

123. (전공_PT 주제) 반도체 디지털 회로설계 에 있어서 HDL 코딩, 시뮬레이션, 디지털 회로 합성, 포스트 시뮬레이션의 직무를 비교하시오.

기술 언어(HDL)로 작성된 회로 설계를 시뮬레이션 도구를 통해 가상 환경에서 실행시켜 볼 수 있습니다. 시뮬레이션은 입력 신호를 주입하여 회로의 동작을 시뮬레이션하고, 출력 결과 ... 설계의 정확성과 신뢰성을 확인하는 중요한 단계입니다.디지털 회로합성논리 회로의 설계를 자동으로 생성하는 과정을 의미합니다. 이 과정에서는 고수준의 설계 언어(HDL)로 작성된 회로 ... 설계를 저수준의 논리 게이트로 구성된 회로로 변환합니다. 디지털 회로 합성은 회로의 기능을 유지하면서 최적화된 회로를 생성하고, 성능, 에너지 효율성, 면적 등의 요구 사항을 충족

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.06.09

다운로드 장바구니
판매자 표지

디지털회로실험 <여러가지기본논리함수들>

디지털 회로 실험 2주차 실험보고서실험 1) 여러 가지 기본 논리 함수들그림 2-1 X-OR 게이트 등가회로그림 3-4 NAND 게이트를 이용한 RS래치 회로실험 3) RS 래치 ... 기반 chatterless 스위치그림 3-5 RS래치 이용한 chatterless 스위치 회로-실험 결과실험 1)ABY000011101110Y=0 일 때의 오실로스코프 결과값 Y ... 이 1이 되는 논리회로로, 위 실험에서의 신호 1 입력은 5V의 전압을 주는 것을 의미하고, 신호 0 입력은 접지에 연결하는 것을 의미한다.출력값 Y는 오실로스코프로 확인을 할 수 있

리포트 | 5페이지 | 1,500원 | 등록일 2023.10.24

다운로드 장바구니
디지털 논리회로 실험 6주차 ALU 예비보고서

에 의하여 계산한 후 결과는 다시 누산기에 기억시킨다.? ① 덧셈? 기억 레지스터와 누산기의 내용을 가산기로 보내어 조합 논리 회로의 작용에 의하여 연산되도록 한다.? 가산기 ... 디지털 논리회로 설계 및 실험예비보고서주제 : ALU소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... 하는 기능을 말한다.?-변환 (conversion)변환은 2진수를 10진수로 10진수를 2진수로 변환하거나 코드를 서로 변환하는 기능을 말한다.?산술 연산 회로의 기능산술 논리

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
아주대학교 논리회로실험 / 6번 실험 Latch & Flip_Flop 예비보고서

이 연결되어 있음을 가정한다.2. 실험 목적본 실험에서는 이전까지와는 달리 순서 논리회로들을 다룬다. 정확히는 플립플롭과 래치에 대해 다루는데, 해당 소자들은 현재의 입력의 조합 ... 과 입력이 인가되는 시점의 회로 상태에도 영향을 받는 순서 논리회로인데, 클록의 사용유무에 따라 그 특성이 달라진다. 이에 이들의 구동원리와 이론과의 합치여부를 확인하는 것을 목적 ... 적으로는 플립플롭 회로와 같은 기능을 수행하나, 클록을 사용하지 않는다는 점에서 비동기식 순서 논리회로다. 단, 좀 더 정확히는 클록 신호가 1이 아니면 작동하지 않는다. 본 실험

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
판매자 표지

폴리텍대학교 NOT OR 게이트 실험결과보고서

1. 실험목적기본적인 논리게이트 NOT OR의 회로를 구성한 것을 바탕으로 표를 작성해보며 논리표현방법을 익힌다.2. 실험 이론NOT게이트는 입력이 참이면 거짓이 나오고 입력 ... 회로를 구성하여 출력값을 얻은 것을 표를 작성해서 정리해 보앗다. NOT 게이트에서는 주어진 하나의 입력조건에 대해서 출력이 반대가 되도록 하는 논리연산이다. 5V로 인가했을 때 ... 엇고 실험에 필요한 장비들의 용도와 브레드보드에 논리회로를 직접 구성해보며 논리회로 시간에 학습했었던 내용을 다시 확인할 수 있었다.

Non-Ai HUMAN
| 리포트 | 2페이지 | 2,000원 (10%↓) 1800원 | 등록일 2022.05.05

다운로드 장바구니
광운대학교 전기공학실험 실험7. 디코더와 인코더 결과레포트 [참고용]

를 응용 및 설계 하여 실용적 목적 회로 구성에 대한 연습을 진행한다.3. 실험 결과(1) 예비보고서 (1)항에 해당하는 회로를 7400 NAND gate IC만을 사용하여 구현 ... *************0000001000000011000011000000000110B’A’-O0 : 점등BA-O1 : 점등XBA’-O2 : 점등그림 4 B’A-O3 : 점등X분석: NAND게이트로 구성한 논리회로 ... 됐으며, actvie LOW이므로 001이 정상 출력됨을 볼 수 있다. 오른쪽사진은 무관항 검증을 한 모습이며, 자세한 내용은 고찰에서 다루겠다.4. 고찰본 실험을 통해 디지털논리회로

리포트 | 6페이지 | 1,500원 | 등록일 2024.01.02

다운로드 장바구니
충북대 기초회로실험 4-비트 산술논리회로 예비

된 심볼을 이용하여 의 4비트 산술 연산회로를 그리고 시뮬레이션을 한 다음 심볼화 하라. 시뮬레이션 결과를 인쇄하라.(6) 실험 3의 심볼을 이용하여 의 1비트 논리 연산회로 ... 를 그리고 시뮬레이션을 한 다음 심볼화 하라.(7) 실험 6의 심볼을 이용하여 의 4비트 논리 연산회로를 그리고 시뮬레이션을 한 다음 심볼화 하라. 시뮬레이션 결과를 인쇄하라. ... 실험 12. 4-비트 산술논리회로(예비보고서)실험 목적(1) ALU (Arithmetic Logic Unit)의 기능과 구조를 이해한다.(2) MyCAD의 사용법을 익힌다.(3

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.09.10 | 수정일 2021.09.15

다운로드 장바구니
기초실험1 Boolean Algebra 결과보고서 (인하대 기초실험1)

었다. 또한 (A+B) (A+C) = A + BC가 맞는지에 대해 각각 논리 회로를 구성하여 실험을 해보았고 Truth Table을 확인해 본 결과 두 논리 식이 일치함을 확인할 수 있 ... 었다. 논리 회로 연산 법칙을 통해 두 식이 같다는 것을 알 수 있을 뿐만 아니라 실험을 통해서도 결과 값이 같다는 것을 볼 수 있었다.실험 2에서 ABC+AB’C+ABC ... 을 해 본 결과 A+AB의 회로는 A의 입력이 1일 때 출력이 1이 나오고 A가 0일 때 출력이 0이 나오는 것을 확인하였고 이는 A+AB = A와 일치함을 알아낼 수 있

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
판매자 표지

폴리텍대학교 디지털 회로 AND OR NOT 예비보고서

개의 조건 중 하나인데, 이것을 서로 다른 전압으로 표현하면 전압이 높음(1)과 낮음(0)이다. 0과 1로 대변되는 논리대수에 의한 연산을 집적회로 형태로 구현한 논리 게이트이 ... 다. 이 회로는 복잡한 논리를 간결하고 정확하게 표현할 수 있어 컴퓨터 등에 이용된다.(1) AND 게이트AND게이트는 모든 논리 기능을 형성하기 위해서 조합될 수 있는 기본 게이트 ... 이 참인 결과가 나오게 된다.(3) OR게이트OR 게이트는 모든 논리 기능이 구성될 수 있는 또 다른 기본 게이트로 두 개 또는 그 이상의 입력을 가질 수 있으며 논리 덧셈을 수행

Non-Ai HUMAN
| 리포트 | 2페이지 | 2,000원 (10%↓) 1800원 | 등록일 2022.05.05

다운로드 장바구니
판매자 표지

홍익대_디지털논리회로실험_3주차 예비보고서_A+

디지털 논리실험 및 설계 3주차 예비보고서실험 준비1.1 기본 실험 (1)의 회로가 2-bit 복호기인 이유를 설명하시오.기본 실험 (1)의 회로는 입력 A,B를 받아 Y0, Y ... 1, Y2, Y3 4개의 결과값을 출력하는 회로이다.Y0, Y1, Y2, Y3를 출력으로 하는 AND 게이트의 입력값은 순서대로 (), (A,이다. 이 회로의 진리표는 다음과 같 ... 으로 들어오는 데이터를 받아 그것을 숫자로 보고 2의 n제곱 개의 출력 회선 중 그 숫자에 해당되는 번호에만 1을 내보내고 나머지는 모두 0을 내보내는 논리 회로. 위 회로는 복호기

리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
판매자 표지

[평가계획서][평가계획안][평가규정] 2학년 정보 교과 학생 평가 규정

회로를 설계한다.정보3211-1. 컴퓨터 설계의 기본이 되는 디지털 설계의 불대수의 개념을 이해하고 논리연산을 설명할 수 있다.상컴퓨터 설계의 기본이 되는 디지털 설계에서 불대수 ... 컴퓨터 설계의 기본이 되는 디지털 설계에서 불대수의 개념을 설명할 수 있다.정보3211-2. 컴퓨터의 기본적인 논리회로를 설계할 수 있다.상다양한 논리 게이트의 기호, 논리식, 진리표 ... , 논리 회로의 특징을 비교하여 설명할 수 있고, 조합 논리회로로 구현된 예를 찾을 수 있고 설계할 수 있다.중다양한 논리 게이트의 기호, 논리식, 진리표, 논리 회로의 특징

리포트 | 10페이지 | 3,000원 | 등록일 2023.04.21

다운로드 장바구니
전가산기에 의한 덧셈의 원리

1. 전가산기란 무엇인가1) 가산기(adder)가산기란, 두 개 이상의 입력을 통해 이들의 합을 출력하는 조합 논리회로를 뜻한다. 가산기의 종류에는 반가산기와 전가산기가 있다.2 ... , 논리 회로를 먼저 알아야 한다.1-1) XOR 회로XYZONONOFFONOFFONOFFONONOFFOFFOFFX, Y 양쪽이 온이거나 오프면 Z가 오프, X나 Y 중 한쪽만 온 ... , 논리 회로에 의해C’=1, S’=0, C’’=0, C=1, S=0이다.이제 두 번째 자리를 계산해보자.1-2) 두 번째 자리 계산첫 번째 자리 계산에서 자리 올림이있음을 확인할 수

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2021.04.26

다운로드 장바구니
판매자 표지

[디지털공학개론] 아래의 POS형 부울 함수들에 대한 카르노 맵을 작성하세요. 단, 맵에는 '0'으로 채워지는 셀들만 표시하세요.

) = x(y'+z') 5. 시사점 III. 결론 IV. 참고문헌 I. 서론 디지털 시스템 설계에서 부울 대수는 논리 회로를 분석하고 설계하는 데 필수적인 도구로 사용된다. 부울 ... 함수는 다양한 논리 회로의 동작을 수학적으로 표현하며, 이러한 함수의 간소화와 최적화를 통해 회로의 복잡성을 줄이고 효율성을 향상시킬 수 있다. 부울 함수는 흔히 소위 곱의 합 ... 에서 '0'으로 채워지는 셀들을 표시하여 함수를 간소화하는 과정을 상세하게 설명할 것이다. 카르노 맵을 통해 부울 함수를 시각화하고 간소화하는 과정은 디지털 논리 회로 설계에서 매우 중요

리포트 | 6페이지 | 2,000원 | 등록일 2024.08.22 | 수정일 2024.09.03

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계 예비보고서

도 ‘0’ 또는 ‘1’ 만을 가질 수 있다. 조합논리회로는 입력의 조합에 따라서 출력이 결정되는 회로이다. 조합논리회로를 설계하려면 설계하려는 회로의 기능을 입력과 출력 ... 으로 간략화 된 기능을 소자를 사용하여 구현한다. 간단한 기능을 갖는 회로를 예로 들어 설계과정을 살펴보자.입력: A, B, C출력: Y기능: A, B, C가 모두 ‘1’일 때 출력 ... 한 표현 및 Karnaugh 맵을 이용한 표현 등이 있다. 또한, 간략화 방법으로는 부울대수의 공리와 정리를 이용하는 방법, Karnaugh 맵을 이용하는 방법, 논리함수를 구현

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
디지털 및 순서 논리 회로 프로젝트

디지털논리 - 순서논리 회로 프로젝트⊙ 요구 사항 (과제 목표 및 개념도)⊙ 배경 지식 (용어 정리: 순차회로, 무어 머신 등..)⊙ 설계 내용? 상태 정의와 상태 전이? 상태 ... 도 및 상태표? 출력 값 분석? 상태 부호화? 상태 함수 및 출력 함수? 회로도 (그림)⊙ 결론? 요약정리, 과제를 통해 배운 점⊙ 참고 문헌⊙ 요구 사항* 동기 순서논리회로의 해석 ... 과정, 설계 과정을 이해.* 상태 방정식, 디코더, 플립플롭을 이용한 설계과정을 이해.⊙ 배경 지식? 순서논리회로 : 출력이 현재의 입력뿐만 아니라 그 이전의 출력에 따라 정해지

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,500원 | 등록일 2021.07.02

다운로드 장바구니
[결과보고서]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계

요약: 논리회로에서 전가산기 회로를 구성하여 실험하였다. 전가산기 회로는 A(피가수), B(가수), Cin(자리올림수)의 입력과 S(합), Cout(자리올림수) 출력으로 되있 ... 과 출력에 LED를 달아서 ON, OFF를 확인하여 결과를 관찰했다. 실험을 한 결과 입력이 모두 0이면 0이고, A, B, Cin 중 한 개가 켜지면 S = 1, Cout = 0이 되 ... 었고, 두 개가 켜지면 S = 0, Cout = 1, 입력 3개가 모두 켜지면 S = 1, Cout = 1의 결과를 확 인하였다. 세 번째 실험은 전가산기 2개로 2Bit 가산기

리포트 | 11페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
아날로그및디지털회로설계실습 래치와플립플롭

아날로그 및 디지털회로 설계실습예비 REPORT9. 4-bit Adder 회로 설계분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 순차식 논리회로의 기본 소자인 래치와 플립 ... 플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.1. 서론순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건 ... 므로 넣어서는 안 되는 입력이다.3. 결론순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.참고 자료를 올려주신 조교

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.12.15

다운로드 장바구니
판매자 표지

에지트리거형 플립플롭 (D-, JK-, T-)의 특성 비교 및 설명

로 연결하고, 그 결과를 출력(Q)에 연결하여 구성된다. 논리 게이트는 AND, OR, NOT 등의 게이트가 사용될 수 있으며, 회로 구성은 게이트 선택 및 논리적 설계에 따라 다양 ... 이다.JK-플립플롭(JK Flip-Flop)은 디지털 논리 회로에서 사용되는 플립플롭의 한 종류이다. JK-플립플롭은 J 입력, K 입력 및 클록(Clock) 입력을 가지고 있 ... 이나 시퀀스를 생성하고 제어할 수 있다. T 플립플롭의 진리표CPTQ(t+1)0XQ(t)10Q(t)11/Q(t)T-플립플롭은 디지털 논리 회로에서 사용되는 플립플롭의 한 종류이

리포트 | 7페이지 | 4,000원 | 등록일 2023.07.18

다운로드 장바구니
논리회로설계 실험 기본게이트 설계

논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. 실험 목표CPLD와 FPGA에 대해 알아보고 그의 활용을 알아본다. 또한 전기전자 논리회로 교과목의 기초지식 ... 과 Xilinx tool을 사용하여 VHDL언어를 통해 기본적인 논리회로인 AND OR 게이트의 논리회로를 설계하고 진리표를 통하여 각 기본 게이트들의 동작적 모델링과 자료 흐름 모델링 ... 은 논리도가 된다. A에 0이, B에 0이 입력되면 AND 게이트 결과는 0이 되고, 이 0이 NOT 게이트를 거치게 되면 X는 1이 된다. 이와 같이 A와 B 각각에 0과 1을 대입

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니

이전10개 25 26 27 28 293031 32 33 34 다음10개

파워링크

신청하기