• AI글쓰기 2.1 업데이트
  • 통합검색(1,911)
  • 리포트(1,601)
  • 자기소개서(207)
  • 시험자료(46)
  • 방송통신대(33)
  • 논문(20)
  • 이력서(2)
  • 서식(1)
  • 표지/속지(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

집적회로설계 반도체 공정 반도체 제조공정 학사편입 집적 디지털 집적회로 패터슨 헤네시
판매자 표지는 다운로드시 포함되지 않습니다.

"집적회로설계" 검색결과 41-60 / 1,911건

  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 3주차 인하대
    한 회로가 아니어서 비교적 쉽게 진행할 수 있었고 tool을 다루고 단축키를 사용하고 좀 더 익숙해 지는 부분에 있어서는 더 많은 연습이 필요할 것 같다.디지털집적회로설계 실습 3주차 과제 ... 를 조작한다.13번은 metal1과 metal2를 연결하는 부분으로 via라고 부른다.고찰이번 실습은 magic tool을 사용해 CMOS inverter의 layout을 설계 ... 해 보는 것이었다. 우선 이론강의에서 배운 inverter와 CMOS의 제작 과정을 먼저 복습하고 실습강의를 들었는데, 이론강의에서 설계하는 대로 기판에 drain과 source
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 13주차 인하대
    한 Layout의 회로이다.NAND gate에 각각 4개의 트랜지스터가 사용되고 inverter에 2개의 트랜지스터가 사용되므로 D-FF을 구현하는데 총 36개의 트랜지스터가 사용 ... 된 형태이기 때문에 회로를 직관적으로 이해하며 layout을 작성하기가 편했다.우선 NAND gate의 Transistor size부터 결정해보자.그림3은 NAND gate 회로이 ... )가 진행되도록 했다.그림10과 그림11은 추출한 4-bit RCA with DFF 코드의 회로 구현부다. M1000 트랜지스터부터 M1615까지 총 616개의 트랜지스터가 사용
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 4주차 인하대
    키나 각 부분에서 어떤 명령어를 입력하고 어떤 painting을 해야 하는지도 확실히 더 익숙해졌고 좀 더 복잡한 회로들을 layout 하다 보면 실력이 더 향상 될 것으로 기대된다.디지털집적회로설계 실습 4주차 과제 ... 이 아닌 2:2로 되어있다. 우선 CMOS 회로에서 load capacitor가 충전되고 방전되는 시간이 같아야 하므로 NMOS와 PMOS의 저항이 동일해야 한다. 이를 식으로 표현 ... 해 CMOS NAND GATE와 AND GATE의 Layout을 설계하는 것이었다. NAND GATE의 경우 부울 대수식을 구해서 이론 강의 때 배운 대로 pull up network
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 2주차 인하대
    하는 것이기 때문에 아직은 생소하게 느껴지지만 많은 연습을 수반한다면 금방 익숙해 질 수 있을 것 같다.디지털집적회로설계 실습 2주차 과제
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 11주차 인하대
    로 구성되어 있다. 트랜지스터 레벨 회로를 살펴보면, 과제의 조건대로 mobility의 비율 를 만족하도록 transistor의 size를 구했을 때 에서 을 만족한다() 따라서 ... 했던 signal을 그대로 사용했다.M1000 부터 M1011까지 총 12개의 트랜지스터가 정상적으로 사용되었고 inverter에선 width 비율이 2:1을 만족하고 XOR 회로 ... 는 부분이 있고 poly contact와 Metal1 사이에도 겹치는 부분이 존재하기 때문에 실제의 회로에선 capacitor가 생성될 수밖에 없다. Capacitor를 줄이기 위해서
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 9주차 인하대
    ratio를 최적화 값으로 정한다.그림7은 위의 코드로 구한 최적화된 P/N ratio이다. Transistor level에서 NAND gate를 설계하여 P/N ratio를 구해보면 일 ... 다. Transistor level에서 XOR gate를 설계하여 P/N ratio를 구해보면 일 때 2:1의 비율(=2)이 나온다. 직접 구한 P/N ratio는 2.5533으로 대략 2 ... 하는 element들이 없기 때문에 전력은 음수가 나오거나 매우 작은 값이 출력된다.고찰이번과제는 HSPICE로 단순 회로 구동만을 검증하는 것이 아닌 propagation delay와 power
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 10주차 인하대
    활성화 등 조작법도 많이 익힌 것 같아 의미가 많은 과제였다.디지털집적회로설계 실습 10주차 과제 ... 은 상하좌우 최소 4칸의 간격을 유지하도록 그렸다.다음으로 transistor level에서 nand의 회로를 작성하면 다음과 같다.이 경우 과제의 조건대로 mobility의 비율 ... ontact의 간격은 최소 4칸이상씩 떨어져 있도록 하면서 면적을 최소화 할 수 있도록 최대한 최소사이즈를 사용했다.그림5는 inverter의 transistor level 회로다
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 7주차 인하대
    inverter를 작성했다. 트랜지스터 레벨 cmos 회로를 보고 작성했고 두개의 MOSFET으로 작성했다. 작성은 이전 과제에서의 inverter 구현과 같다. NAND gate ... 도 마찬가지로 이전과제에서 이미 구현을 했고 트랜지스터 레벨 cmos 회로를 보고 작성했다. AND gate는 회로도 그대로 NAND의 출력을 out1로 받아 inverter의 입력 ... gate는 NAND와 INV를 사용했다.다음은 OR gate의 subckt이다. 마찬가지로 아래의 트랜지스터 레벨 cmos 회로를 보고 작성했다.출력이 아닌 노드는 w로 선언
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 12주차 인하대
    가 사용되어 총 28개의 트랜지스터로 구성되어 있다.트랜지스터 레벨 회로를 살펴보면, 과제의 조건대로 mobility의 비율 를 만족하도록 transistor의 size를 결정 ... 했다. 우선 출력 carry cout을 결정하는 회로단부터 살펴보자.그림2는 cout을 결정하는 회로이다. 트랜지스터의 size를 결정하기 위해서는 pull up network ... 와 비교했을때도 동일한 delay가 결정되어야 한다. Inverter의 경우 pull up, down network에 각각 1개의 트랜지스터가 연결된 회로이다. 이제 !cout
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털집적회로 NAND, NOR, XOR gate 설계도 및 DC, Transient 시뮬레이션 결과
    According to the boolean function, pull-down network of NAND gate can be made by connecting two NMOS transistors in series that conduct when both VA a..
    리포트 | 15페이지 | 3,000원 | 등록일 2023.01.30
    다운로드 장바구니
  • 판매자 표지 자료 표지
    RF집적회로설계 Find out the input impedance of a network 전자공학과
    RF집적회로설계HW#2과목:RF집적회로설계담당교수:박** 교수님제출일:2024학과:전자공학과이름:202****** ***a) Using Smith chart, find outZ
    리포트 | 3페이지 | 2,000원 | 등록일 2025.03.06
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전기공학머신러닝 실험 9. 집적회로 소자 공정 실험(마이크로히터 설계) 예비보고서
    전기공학머신러닝예비레포트담당교수:학과:학번:이름:목차실험 명2실험 개요2이론 조사2실험 기기4예비보고서4실험 순서5참고 문헌6실험명실험 9. 집적회로 소자 공정 실험(마이크로히터 ... 기를 설계하려면 다음 공식을 사용한다.여기서 은 원하는 저항, 는 면 저항, l은 길이이다. 이 공식을 사용하면 저항기 치수와 저항값을 정밀하게 제어할 수 있으므로 집적 회로 ... 설계)실험 개요면 저항(sheet resistance)의 개념을 이해하고 4 point probe를 통해 면 저항의 측정 및 이를 이용한 저항의 설계에 대해 이해하고자 한다. 면
    리포트 | 6페이지 | 1,000원 | 등록일 2025.02.09
    다운로드 장바구니
  • 자료 표지
    홍익대학교 집적회로 설계 프로젝트
    pattern에 대해서 delay가 향상되었다. Critical path가 아주 조금 개선되었다. 처음 회로 설계 시 pmos와 nmos stack에 대한 sizing이 제대로 되지 않 ... 트랜지스터들은 모두 같은 사이즈로 설계 되어있다. 딜레이를 최소로 하기 위해서 stage effort가 4인 것이 좋다. pmos 사이즈2 nmos 사이즈1인 인버터를 기준으로 미러애더
    Non-Ai HUMAN
    | 리포트 | 23페이지 | 5,000원 | 등록일 2020.01.06
    다운로드 장바구니
  • 자료 표지
    홍익대학교 집적회로 설계 프로젝트
    3. Simulation results & analysis우선 인버터 회로는 정상적으로 작동하고 있다. Input high에서 output low가 출력되고 input ... 저항 값은 계속 바뀐다.), 스위칭 되는 과정에서 RC회로가 형성된다. RC회로의 time constant는 RC이므로 delay는 R과 C의 값에 비례함을 알 수 있 ... 을 확인 하기위해 = =4람다로설계한 뒤에 시뮬레이션을 실행시켜보았다. 예상한 대로 가 보다 2배이상 큰 것을 확인할 수 있었다.
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 3,000원 | 등록일 2020.01.06
    다운로드 장바구니
  • 자료 표지
    집적회로설계 기말 자료
    집적회로설계 기말고사2010. 6. 161. 다음은 반도체 공정 중의 중요한 단계 중 하나이다. 이에 대해 기술하시오. (20)IC 제작을 하기 위해서 먼저, 웨이퍼 한묶음 ... 으로부터 회로도를 추출하시오. (30)4. 다음은 유기 트랜지스터(Organic Transistor)를 활용한 응용분야이다. 이중 응용분야 1개를 선택하여 상세하게 기술하시오. (30)1
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2010.07.09
    다운로드 장바구니
  • 판매자 표지 자료 표지
    집적회로설계결과보고서
    설계과제 결과 보고서교과목 명집적회로책 임 자(팀장)성 명전 공학 번학 년연 락 처과제 명Half Adder 설계개발기간2008년 09월 25일 ～ 2008년 12월 14일차례1 ... . 설계과제 개요2. 설계과제 내용 (설계 및 분석 계획)3. Half Adder의 블록도와 진리표4. 각 회로의 특징5. Half Adder 회로 분석5.1. Static ... -nMOS logic, Dynamic CMOS logic 3개의 회로와 transmission회로로 설계 한다.2.2. 각 회로에 따라 트랜지스터 채널 폭에 따른 상승, 하강시간이 같
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 3,500원 | 등록일 2011.06.19
    다운로드 장바구니
  • 자료 표지
    2012년도 2학기 집적회로설계 중간고사
    2012년도 2학기 집적회로설계 중간고사학과 : 전기전자공학과 학년 : 4학년 학번 : 20064161 이름 : 김 경재(a) 4 BIT parallel adder에 대한 구조
    Non-Ai HUMAN
    | 시험자료 | 2페이지 | 1,500원 | 등록일 2012.11.21
    다운로드 장바구니
  • 자료 표지
    인하대학교 정보통신공학부 디지털집적회로 설계 hw1
    디지털 집적회로 설계 LAB HOMEWORK 11. Inverter(1) schematic(2) Layout(3) Spice file2. NAND(1) schematic(2
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 2,000원 | 등록일 2014.03.25
    다운로드 장바구니
  • 자료 표지
    인하대학교 정보통신공학부 디지털집적회로 설계 hw4
    디지털 집적회로 설계 LAB HOMEWORK41. sum 유도식 증명2. stick diagram3. layout4. hspice 작성* SPICE3 file created ... 할 수 있습니다.6. 고찰이번 실습은 1bit 전가산기를 설계해 보는 실습 이였습니다. layout을 편하게 하기 위해서 mirror방식을 사용함을 통하여서 얼마나 더 간편
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,500원 | 등록일 2014.03.25
    다운로드 장바구니
  • 자료 표지
    인하대학교 정보통신공학부 디지털집적회로 설계 hw3
    디지털 집적회로 설계 LAB HOMEWORK31. Schematic2. Layout3. spice 파일***simulation mux*****.lib 'TSMC018.l' MOS ... . 고찰이번 실습 시간과 과제는 2-to-1 mux를 layout 해보고 tr레벨로 설계해 보는 것이었습니다. 먼저 실습 시간에 했던 layout이 spcie파일을 추출해서 시뮬레이션 ... 인식이 되어서 정확한 결과가 나올 수 있다는 것을 알 수 있었습니다.tr레벨로 spice파일을 설계 한 후에는 delay를 구하는 부분에서 조금 고민이 되었습니다. mux로 하
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2014.03.25
    다운로드 장바구니
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 19일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
8:04 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기