"디지털로직실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

plc제어 전전설2 로직웍스 hdl설계 기계공학응용실험 성결대 논리회로 FPGA adder 디지털논리 fpga

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털로직실험" 검색결과 41-60 / 398건

전전설2 실험2 예비보고서

실험2. Schematic Design with Logic Gates9/8~9/15예비보고서1. 실험 목적Design Tool을 사용하여 Digital logic ... 를 Schematic 방법으로 디자인하여 실제의 FPGA 칩에 프로그램하여 동작실험을 하기 위하여 다음의 과정을 따라 한다.AND Gate 로직 설계AND Gate 프로그래밍교안 ... 의 Schematic 설계를 수행해 본다.Schematic 설계는 ISE가 제공하는 여러 가지 종류의 logic gate 심볼을 직접 불러와서 배치하고 연결함으로써 디지털 회로를 디자인

리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(결과) / 2021년도(대면) / A+

주변 디지털 장치 제어를 실험하며 그의 controller를 설계한다. 또한 Behavioral level 모델링, Module instantiation을 이용 ... 한 Structural modeling 방법 등을 실험하고, 설계한 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) 7-Segment Decoder ... HDL 언어를 사용하여 7-segment, Piezo 등 주변 디지털 장치 제어를 설계 및 실험할 수 있다. Behavioral level 모델링, Module

리포트 | 17페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
기계공학응용실험 보고서 'PLC실험'(A+) - 부산대학교 기계공학부

11월 23일제 출 일 자 : 2020년 11월 30일제 출 장 소 : 0 0 0 000호1. 실험목적자동화된 기계시스템은 사용자나 센서의 입력을 받아 정해진 로직이나 가동순서에 따라 ... 과 다양한 물체가 흘러가는 컨베이어 시스템에서 물체의 특성에 따라 센서의 입력을 달리하여 입력의 상태에 따라 공압 밸브를 이용해 물체를 분류하는 실험을 PLC 로직 프로그램인 래더 로직 ... 다이어그램(ladder logic diagram)을 작성하여 수행한다.3. 이론적 배경실험에 앞서 PLC의 래더 다이어그램의 기본이 되는 디지털 논리체계의 이해를 위한 불대수

리포트 | 7페이지 | 1,500원 | 등록일 2020.12.21 | 수정일 2020.12.26

다운로드 장바구니
판매자 표지

A+ 연세대학교 기초디지털실험 7주차 결과보고서 ARM Processor (SoC)

0. 들어가며이번 주 실험에서는 ARM 프로세서의 개념과 원리를 이해함에 목적이 있다. 먼저 ARM 프로세서와 관련된 이론적 배경을 알아본 후, PYNQ-Z2 보드를 사용 ... 하여, ARM 프로세서를 포함하고 있는 Zynq 칩의 작동을 확인할 수 있는 몇 가지 실험을 진행한다. 이를 통해 ARM 프로세서를 다루는 기초를 다져본다.1. 이론1.1 SoC ... 된다. SoC는 아날로그-디지털 변환기(ADC), 마이크로프로세서, 메모리, 입출력제어 장치 등 다양한 요소를 단일 칩에 집적하여 공간 절약과 함께 낮은 소비 전력을 실현할 수 있

리포트 | 7페이지 | 1,500원 | 등록일 2025.02.19

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+

하여 Combinational Logic을 설계 및 실험(Encoder/Decoder, Mux/Demux 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 ... 의 출력신호를 만든다. 반대로, 실험(1), (4)에서 사용된 Decoder는 N비트의 바이너리 값을 2^N가지의 신호 중의 하나로 출력하는 로직으로 Encoder의 반대 로직이다. ... Post-reportCombinational Logic 2실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용

리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
FPGA Board를 이용한 FSM회로의 구현 (up-counter) 예비레포트

의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험 장비 및 부품- Digilent Nexys4 FPGA Board- Vivado ... , “Field-programmable gate array”[2] WIKIPEDIA, “Hardware description language”[3] 김동민 외, 『디지털공학 실험』, 그린 ... FPGA Board를 이용한 FSM회로의 구현 (up-counter)예비레포트1. 실험 제목1) FPGA Board를 이용한 FSM회로의 구현 (up-counter)2. 실험

리포트 | 5페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
아주대학교 일반전자공학실험 Digital Dice A+결과보고서

Three- to Four-Line EncoderExercise 11-8 Building and Testing the Digital Dice Encoder: 컨버터를 구현하는 실험컨버터 ... 하기 위해 다이오드와 연결한다.> 클락이 가지고 있는 주파수가 너무 높기 때문에 Digital IO를 이용해서 카운트에 맞는 신호를 차례대로 주면서 디지털 주사위가 제대로 작동할 수 ... 가 적혀있고, 여섯 가지의 숫자 중 하나를 랜덤으로 뽑을 수 있게 하는 도구이다. 이것을 디지털 주사위로 구현하는 것이 이번 실험의 큰 주제이다. 디지털 주사위는 아날로그처럼 육면체

리포트 | 22페이지 | 2,000원 | 등록일 2022.05.14

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 9차 예비보고서

아날로그 및 디지털 회로 설계 실습예비보고서설계실습 9. 4-bit Adder 회로 설계소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.11.16제출날짜2023 ... -NOR) 로직 회로를 설계한다.(B)에서 구한 간소화된 boolean 식은 아래와 같다.이러한 boolean 식에 대하여 2-level 로직 회로를 설계하면 , 와 같이 나온다 ... 조합 논리 회로를 설계한다.(B)에서 XOR 게이트를 사용하여 간소화한 boolean 식은 아래와 같다이러한 boolean 식에 따라 로직 회로를 설계하면 와 같이 나온다.두 회로

리포트 | 8페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험 장비 및 부품- Digilent Nexys4 FPGA Board- Vivado Design ... Verilog 언어를 이용한 Sequential Logic 설계예비레포트1. 실험 제목1) Verilog 언어를 이용한 Sequential Logic 설계2. 실험 목표1 ... 은 평야 (field)의 바둑판처럼 규칙적인 구획을 가진 배열 (Array)을 프로그래밍Filed(사용자)에서 프로그래밍이 가능한 Gate array(디지털 회로 반도체)이다.간편

리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(결과) / 2021년도(대면) / A+

Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤, 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 ... Post-reportSequential Logic 2실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... 이론(1) Finite State Machine(FSM)- FSM은 정해진 개수의 상태를 가지고, 상태의 천이를 통해 출력을 생성하는 회로로서, 디지털 시스템 제어회로에 폭 넓

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
디지털 공학 실험 XILINX 결과레포트 7-segment

1. 실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(7-segment)]2. 실험 결과3. 고찰이번실험은 verilog를 사용하여 7-s ... egment 코드를 작성하고 FPGA board를 통해 검증을 하는 실험이었다. bcd to 7-segment 란 binary decimal code를 통하여 display 에 0~9 ... 까지의 숫자를 표시할 수 있는 기능이다. ‘디지털 공학’ 수업에서 배운 karnaugh map을 이용하여 숫자의 각 획을 구성하는 a~g에 대한 논리식을 간소화 시켜서 원하는 기능

리포트 | 4페이지 | 1,000원 | 등록일 2021.06.21

다운로드 장바구니
판매자 표지

전력기기실험 실험 2. Boost 컨버터 실험 결과보고서

전력변환회로의 설계와 동작 및 시험 방법에 관하여 익힌다.3. 실험 결과-소자 특성 측정 실험(1) 디지털 멀티미터의 측정모드를 다이오드 순방향 전압 측정 모드로 설정하고 컨버터 ... . 다이오드의 전압강하 측정결과다이오드의 전압강하실험 사진예상값0.7V실제값0.612V오차율12.57%(2) 디지털 멀티미터의 +단자를 IRF540의 source단에, -단자 ... 에 사용되는 단순한 로직 소자로, 전력 변환이나 고전류 구동과 같은 작업에는 적합하지 않다.5. 실험 고찰이번 부스트 컨버터 실험을 통해 스위칭 주파수와 듀티 사이클이 출력 전압 및

리포트 | 15페이지 | 1,000원 | 등록일 2025.08.12

다운로드 장바구니
Chap9. PLC응용실험

: 2019/11/11실험 목적자동화된 기계시스템은 사용자나 센서의 입력을 받아 정해진 로직이나 가동순서에 따라 모터, 솔레노이드, 스위치와 같은 출력장치를 제어하는 시스템이 ... 를 이용해 물체를 분류하는 실험을 PLC 로직 프로그램인 래더 로직 다이어그램(Ladder Logic Diagram)을 작성하여 수행한다.이론적 배경래더 로직 다이어그램 ... 기계공학응용실험제 목 : PLC 응용실험실험 항목 번호 : 9번학 번 : 201521304분 반 : 013분반조 : 3조이 름 : 이시형실험 일자 : 2019/11/04제출 일자

리포트 | 5페이지 | 1,000원 | 등록일 2020.10.05

다운로드 장바구니
디지털 공학 실험 XILINX 결과레포트 hlaf, full, 4-bit adder

1. 실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(4-bit Adder)]2. 실험 결과-half adder-full adder-4bit ... adder3. 고찰이번실험도 저번실험과 마찬가지로 verilog를 사용하여 코드를 작성하고 FPGA를 통해 검증을 하는 실험이었다. 저번 실험이 논리 게이트 였다면, 이번 실험 ... 은 심화버전인 half adder, full adder, 4bit adder를 직접 구현해 보았다. ‘디지털 공학’ 수업에서 배운 half adder 와 full adder

리포트 | 6페이지 | 1,000원 | 등록일 2021.06.21

다운로드 장바구니
판매자 표지

성결대 논리회로실습 기말고사

검증.필요한 장비 및 소프트웨어장비디지털 멀티미터전원 공급기오실로스코프로직 애널라이저부품기본적인 논리 IC (74xx 시리즈)저항, LED, 스위치 등소프트웨어회로 시뮬레이션 ... 적 이해논리 게이트, 플립플롭, 카운터 등 기초적인 디지털 논리를 실질적으로 구현하며 이론의 이해를 심화할 수 있습니다.문제 해결 능력 향상실습 중 발생하는 오류를 디버깅하며 논리 ... 성디지털 설계와 관련된 실질적인 기술을 습득함으로써 취업이나 연구 활동에 도움이 됩니다.주요 실습 주제기초 논리 게이트 실습AND, OR, NOT, NAND, NOR, XOR, XNOR

시험자료 | 4페이지 | 45,000원 | 등록일 2024.12.06

다운로드 장바구니
아날로그 및 디지털회로설계실습 4-bit Adder

아날로그 및 디지털회로 설계실습예비 REPORT9. 4-bit Adder 회로 설계분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 조합논리회로의 설계 방법을 이해하고 조합 ... 논리회로의 한 예로 가산기 회로를 설계한다.1. 서론조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.2. 실험결과9-3. 설계실습 계획서9-3-1 ... AB000111100001010111(C) (B)에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로

리포트 | 4페이지 | 1,000원 | 등록일 2021.12.15

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

한다.나. 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL ... Methods가. 실험 장비HBE Combo-II SE3. Result(1) [실습 1] AND GATE 로직 설계LogicPin 설계한 AND Gate의 동작을 확인하는 모습 ... Post-reportSchematic Design with Logic Gates실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니
저전력 디지털 PLL의 설계에 대한 연구 (A Study on the Design of Low Power Digital PLL)

에서는 초기 주파수 비교를 위하여 광대역 디지털 로직 직교상관기를 사용 하고, 최종 주파수 비교를 위하여 저전력 특성을 갖는 협대역 디지털 로직 직교상관기를 사용하여 디지털 제어 발진기 ... 이 논문에서는 PLL에 기반한 주파수 합성기의 구현에 있어서 전력 소모를 줄이기 위한 저전력 디지털 PLL의 구조 및 설계에 대하여 기술한다. 제안된 구조의 디지털 PLL ... 의 주파수가 제어되도록 하였다. 또한 동작하지 않는 디지털 블록의 전력을 최소화하는 회로 기법을 적용함으로써 대기 전력 소모를 추가적으로 줄일 수 있도록 하였다. 제안된 디지털

논문 | 7페이지 | 무료 | 등록일 2025.06.25 | 수정일 2025.06.28

다운로드
판매자 표지

[전자회로실험2]보고서3주차-Digit Logic

[전자회로실험2]Digit Logic[실험목적]디지털 로직 게이트를 기초로 하여 의 동작을 이해한다 MOSFET의 동작을 이해한다.[실험이론]-Logic gate 특징 ... power application이나 digital logic에 많이 사용된다. BJT는 소자가격이 싼 대신에 열 안전성과 switching 속도가 낮다. 그러므로 전류구동소자인 ... LED에 자주 이용된다.VAVBVOUTHLHHHLLHHLLHMOSFET NORgateVAVBVOUTHLLHHLLHLLLH[실험방법]실험과정-NAND GATE 실험방법Bread

리포트 | 8페이지 | 3,000원 | 등록일 2023.12.26

다운로드 장바구니
논리 게이트 및 부울 함수 구현 회로실험 예비보고서(고찰 포함)A+

의 비교, 착오의 검출, 코드 변환 등에 쓰인다.부울 함수를 이용한 논리 회로의 구현부울 함수는 기본 게이트들을 사용하여 구현 할 수 있다.실험 준비물디지털 멀티 미터 1대전원 ... 표현식을 이용.4) 게이트 로직(Gate Logic)- 게이트(Gate) : 부울 함수를 실행하는 물리적인 장치(device)- 게이트 로직 : 논리 게이트를 이용하여 부울 함수 ... Composite 논리 게이트를 연결한 것.고찰요번 실험에 앞서 예비 보고서 작성하면서 논리 게이트와 부울 대수에 대한 개념이 매우 부족함을 인지 하였고 숙지하는데 어려움을 겪

리포트 | 5페이지 | 1,500원 | 등록일 2022.11.14 | 수정일 2024.04.19

다운로드 장바구니

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

신청하기