• 통합검색(6,188)
  • 리포트(4,959)
  • 자기소개서(626)
  • 시험자료(300)
  • 방송통신대(249)
  • 논문(32)
  • 서식(11)
  • ppt테마(4)
  • 노하우(4)
  • 이력서(3)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

조사설계의 종류 verilog FPGA 게임 실험12 멀티플렉서 사회조사분석사 hdl설계 에리카 register 텀프 제안서 사회복지조사과정
판매자 표지는 다운로드시 포함되지 않습니다.

"논리설계및실험" 검색결과 41-60 / 6,188건

  • 판매자 표지 자료 표지
    [A+, 에리카] [A+] 2021-1학기 논리설계및실험 Counter 실험결과보고서
    Chapter 1. 실험 목적Counter에 대해 이해하고 10진 카운터를 설계할 수 있다.Chapter 2. 관련 이론 * Flip-Flops -엣지 트리거: 출력은 0에서 1
    리포트 | 5페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 3 실험결과보고서
    Chapter 1. 실험 목적Verilog HDL을 통해 FPGA의 7 segment를 이용하여 Timer를 설계해본다.Chapter 2. 관련 이론ü Verilog HDL ... 과 VHDL- FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어- IEEE 1364로 표준화되어있으며 회로 설계, 검증, 구현 등의 용도로 사용가능하다. ... - HDL을 사용해 설계를 할 경우 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성한다.- 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test
    리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 1 실험결과보고서
    Chapter 1. 실험 목적Verilog HDL을 통해 FPGA를 이용하여 AND gate를 설계한 후 led동작을 확인해본다.Chapter 2. 관련 이론ü Verilog ... HDL과 VHDL- FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어- IEEE 1364로 표준화되어있으며 회로 설계, 검증, 구현 등의 용도로 사용가능 ... 하다.- HDL을 사용해 설계를 할 경우 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성한다.- 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험
    리포트 | 4페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대학교 디지털논리실험및설계 6주차 예비보고서 A+
    1.1 ALU 74181의 datasheet을 읽고 네 자리 이진수의 덧셈을 74181을 이용 하여 어떻게 구현할 수 있는지 설명하시오.ALU 74181은 많은 기능들이 내장되어 있는데, 네 자리 이진수 (A3 ~ A0), (B3 ~ B0) 두 개의 입력에 대해서 어떤..
    리포트 | 4페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대학교 디지털논리실험및설계 1주차 예비보고서 A+
    1. 실험 준비1.1 AND 게이트 7408의 datasheet를 읽는 법을 간단하게 서술하고 기본 실험 (1)의 회로를 어떻게 결선하여야 하는지 pin 번호를 이용하여 설명하시
    리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.03.24
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대학교 디지털논리실험및설계 3주차 예비보고서 A+
    는지 확인할 수 있습니다. 기본 실험 (1) 회로의 경우 (00, 01, 10, 11)에 대한 디코딩 게이트는 각각 (Y0, Y1, Y2, Y3)이고, 어떤 input 이냐에 따라서 ... 특정 디코딩 게이트의 출력만 1이 되고 나머지는 0인 Active HIGH로 회로가 설계되었기 때문에 디코딩 게이트의 출력을 LED를 통해 확인함으로써 어떤 input이 2-bit 복호기로 들어왔는지 확인할 수 있습니다.
    리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대학교 디지털논리실험및설계 9주차 예비보고서 A+
    1.1 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하고 (MR)’의 역할에 대하여 설명하시오. 왜 입력이 A와 B로 나누어져 있는지 설명하시오.우선 8-bit Serial-in Parallel-ou..
    리포트 | 6페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대학교 디지털논리실험및설계 5주차 예비보고서 A+
    1.1 4.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하 나의 OR 게이트로 이루어져 있다. [그림 2] 의 회로가 전가산기로 동작하는 원리 ... 하게 됩니다.1.2 응용 실험 (1), (2)의 회로를 구현하시오.응용 실험 (1)응용 실험 (2) Σ3, Σ2, Σ1의 결과는 LED를 통해 확인할 수 있습니다.
    리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대학교 디지털논리실험및설계 8주차 예비보고서 A+
    1.1 Gated D Latch의 동작에 대해 설명하시오.Gated D Latch의 경우 오직 하나의 입력 (D)과 EN 입력만을 가지고 있습니다. EN이 HIGH 일 때, D가 HIGH 면 Latch는 Set 상태이고 D가 LOW 이면 Latch는 Reset 상태입니..
    리포트 | 6페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 Half Adder, Full Adder 실험결과보고서
    Chapter 1. 실험 목적Half Adder와 Full Adder를 이해하고, 각각을 논리회로로 설계할 수 있다.Chapter 2. 관련 이론 아날로그와 디지털의 가장 큰 ... 차이점아날로그는 연속적인 값이지만 디지털은 불연속적인 값이다.따라서 디지털은 아날로그에 비해 장점이 많다. 특히 논리적이고, 계산이 가능한 쉬운 모델로 설계가 용이하기에 아날로그 ... 보다 디지털을 이용하여 대부분의 설계가 이루어짐을 알 수 있다. 회로의 종류- 논리회로 : 논리 게이트를 이용하여 구성된 회로이다.- 조합논리회로 : 오로지 입력에 의해서만 출력
    리포트 | 9페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] [A+] 2021-1학기 논리설계및실험 Decoder, Encoder 실험결과보고서
    Chapter 1. 실험 목적Decoder와 Encoder를 이해하고, 2x4 decoder, 4x2 encoder, 3x8 decoder를 논리회로로 설계할 수 있 ... 다.Chapter 2. 관련 이론ü CodeCode는 부호로, 정보를 특정한 형태로 표현하는 규칙을 의미한다.대부분의 논리회로는 2개 값의 신호를 받아들이기 때문에, 10진수는 2진수의 항 ... 다. 아래 행들도 마찬가지로 비교해보면 a와 b의 십진수의 값이 d 옆의 숫자와 같은 10진수로 표현될 때, 1이 됨을 알 수 있다.- and게이트와 not 게이트를 이용하여 논리회로
    리포트 | 8페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] [A+] 2021-1학기 논리설계및실험 Flip-Flops, Latch 실험결과보고서
    Chapter 1. 실험 목적Flip-Flop과 latch에 대해 이해하고, 이 동작원리를 회로 설계를 통해 확인할 수 있다.Chapter 2. 관련 이론ü ... Combinational logic circuit vs Sequential logic circuit- 조합논리회로: 메모리가 없어도 현재 입력만으로도 출력이 결정된다.- 순차논리회로: 메모리가 상태 ... 상태를 그대로 유지할 수 있는 논리소자이다.- Latch: 클럭(CLK) 입력을 가지지 않는 소자- Flip-Flops: 클럭(CLK) 입력을 받아 그에 따라 상태를 바꾸는 소자
    리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] [A+] 2021-1학기 논리설계및실험 Decoder, 7segment 실험결과보고서
    Chapter 1. 실험 목적Decoder를 이해하고 7segment decoder 회로를 설계할 수 있다.Chapter 2. 관련 이론ü CodeCode는 부호로, 정보를 특정 ... 한 형태로 표현하는 규칙을 의미한다. 대부분의 논리회로는 2개 값의 신호를 받아들이기 때문에, 10진수는 2진수의 항들로 표현되어야 한다.ü Decoder - 2진수 입력값을 10 ... 이 d 옆의 숫자와 같은 10진수로 표현될 때, 1이 됨을 알 수 있다.- and게이트와 not 게이트를 이용하여 논리회로를 구성하면 위와 같다. - d3 = ab, d2 = ab
    리포트 | 10페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 자료 표지
    디지털실험및설계 예비(논리게이트)
    디지털 논리실험 및 설계#1 기본 논리 게이트 (예비)담당교수님 : 교수님제출일자 : 2015. 03. 16조 :학번 :이름 :1. 실험 이론기본논리게이트란 디지털 회로를 만드 ... . 검토 및 토의①(1) 정논리는 높은 전압 레벨을 ‘1’로 표시하고 낮은 전압 레벨을 ‘0’으로 표 시한다. 부논리의 경우에는 정논리와 반대로 높은 전압 레벨을 ‘0’으로표시하고 낮 ... 는 데 가장 기본적인 요소이다. 입력에 따른 출력을 나타내는데 서로 다른 전압으로 표현하면 전압이 높음(1), 낮은(0)으로 나타낸다. 기본논리게이트의 종류에는 NOT, AND
    리포트 | 10페이지 | 1,500원 | 등록일 2015.12.05
    다운로드 장바구니
  • 자료 표지
    논리설계 및 실험 전자시계 결과보고서
    002분반(화요일)논리회로 설계 및 실험23조 Term Project 결과 보고서(전자 시계)Dept. of Computer Science & Engineering/Pusan ... Project 작동 법 사용한 회로 등을 설명해둔 문서이다.목표FPGA BOARD와 FLOWRIAN을 이용한 논리 회로(디지털 시스템) 설계FLIP-FLOP과 REGISTER등 ... National University정보컴퓨터공학전공 부산대학교2014년 12월 05일(화)요 약Term Project 전자시계 제작에 관한 보고서로 Project의 최종 결과 및
    리포트 | 9페이지 | 2,000원 | 등록일 2016.11.28
    다운로드 장바구니
  • 자료 표지
    디지털실험및설계 결과1(논리게이트)
    디지털 논리실험 및 설계#1 기본 논리 게이트 (결과)담당교수님 : 교수님제출일자 : 2015. 03. 23조 :학번 :이름 :1. 실 험 결 과(1) 2 입력 NOR, XOR ... 게이트입력NOR (d)XOR (e)AB논리논리0*************00회로(d)는 NOR게이트로 실험에서 7402를사용하였다. NOR게이트의 경우 OR의 값에NOT을 붙인 값 ... 적으로는bar { A}B+bar { B}A의 값이 나오면서 XOR 게이트와 같은 논리형태가 나타난다.실험을 하는 중 가장 많은 횟수를 반복하게 한 실험이다.우선 칩의 숫자가 3개
    리포트 | 5페이지 | 1,500원 | 등록일 2015.12.05
    다운로드 장바구니
  • 자료 표지
    논리설계및실험텀프로젝트 전자시계 제안서
    002분반(화요일)논리회로 설계 및 실험23조 Term Project 제안서 (전자시계)Dept. of Computer Science & Engineering/Pusan ... , 추진 일정과 방법 등을 설명해둔 문서이다.목표FPGA BOARD와 FLOWRIAN을 이용한 논리 회로(디지털 시스템) 설계FLIP-FLOP과 REGISTER등을 이용하여 전자시계 ... 에 필요한 기능(Counter,분주기 등) 구현 및 최종 목표인 전자시계 구현과제 내용시계 : 현재 시간을 표현세계 시계 : 현재 시간을 기준으로 한 세계 시간 변경알람 : 입력
    리포트 | 6페이지 | 2,000원 | 등록일 2016.11.28
    다운로드 장바구니
  • 자료 표지
    논리 설계 및 실험, 부산대학교, 논리 설계 텀프로젝트, 디지털 시계 설계 (예비,결과 보고서 및 PPT 포함)
    이 프로그램은 부산대학교 논리설계및 실험 과목 텀프로젝트 디지털 시계 소스코드입니다.본 프로그램에는 PPT(30장 이상) 예비보고서 (30장 이상) , 결과 보고서(80장 이상
    리포트 | 10,000원 | 등록일 2014.12.22 | 수정일 2016.02.10
    다운로드 장바구니
  • 자료 표지
    논리설계 및 실험 부동소수점
    2008년 1학기 “논리설계 및 실험” 실습 안내서"논리설계 및 실험" 실습 안내★ 제목: decimal을 float number로 바꾸기1. 목적? MFC를 이용 ... 하여 decimal input을 float point로 number로 바꾸어 본다.2. 기본 지식 및 자료? 과목 home page에서 FlTest.zip을 다운 받아서 coding한다.3
    리포트 | 6페이지 | 1,000원 | 등록일 2010.11.14
    다운로드 장바구니
  • 자료 표지
    논리회로 실험 및 설계
    논리회로 실험 및 설계1. 설계 목적 : 논리회로 이론을 기초로 하여 자판기를 창의적인 방법으로 설계한다.2. 제품 사양 :· 100원 동전, 500원 동전 입력· 200원 커피 ... , 300원 커피 판매· 2초 반환버튼, 5~7초 판매 버튼· 최대 금액 : 700원· 물 양 제어 : 1단계(5초),2단계(6초),3단계(7초)3. 설계 내용 :· 진리표를 사용 ... 게이트로 묶어서 CLK으로 입력시켜, 입력이 들어왔을 때 활성화 되도록 했다.· 기존의 자료를 사용하여 우선순위 인코더를 설계했다.· 제어기 :- 입력에서 클럭으로 바로 입력시켜 상태
    리포트 | 4페이지 | 1,000원 | 등록일 2009.10.15
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 15일 금요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
9:32 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기