"전자전기컴퓨터설계실험2"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 프로젝트 전전설1 전전설3 우선순위 인코더 시립대 논리회로 디지털시스템실험 전전설1 1주차

판매자 표지는 다운로드시 포함되지 않습니다.

"전자전기컴퓨터설계실험2" 검색결과 501-520 / 1,573건

전자전기컴퓨터설계2 TTL gates Lab on Breadboard [예비레포트]

이름문범우목차1. Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥ 2-8가. Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2 ... 나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥2-82. Materials & Methods (실험장비및재료와실험방법 ... 7408 AND gate IC 내부회로2. Materials & Methods (실험장비및재료와실험방법)가. 실험을통해구하고자하는데이터와이를획득하기위한실험순서(1

리포트 | 17페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
전전컴설계실험2-8주차결과

-8주차 Post Lab#6-Sequential-Logic-Design-Ⅰ(Flip-Flop, Register and SIPO)학과전자전기컴퓨터공학부학번2009440138이름 ... 번 실험은 순차 논리 회로에 대해 기본 개념을 이해하고 Flip-Flop과 4-bit Shift Register의 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 ... Shift하게 된다.2.Materials & Methods(1)Procedure of Lab-Lab 14bit Shift Register 설계 Clock은 Button Switch

리포트 | 16페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-10주차 결과

-10주차 Post Lab#8-(Application-Designsegment and Piezo-Control)학과전자전기컴퓨터공학부학번2009440138이름정필웅담당교수문용삼 ... egment에 숫자가 표시되면서 Piezo에서 해당하는 소리를 내는 회로를 직접 설계 실험해본다.(2)Essential Backgrounds for this Lab-7 Segment숫자 ... 을 7Segment로 표현하는 과정으로 설계한다.실험2에서는 HB-Comb의 새로운 기능인 Piezo와 7Segment를 결합시키는 실험이다. 도레미파솔라시도의 음계를 주파수에 맞

리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-Final Report

-Project 결과보고서-(Final Project-Digital Clock)학과전자전기컴퓨터공학부학번2009440138이름정필웅담당교수문용삼 교수님담당조교김민혁 조교님수업날짜 ... 을 100ms씩 count 되도록 설계하였다.(2)Studies form this Project본 프로젝트에서는 이번 설계실험 Final Project를 통해 Xilinx ISE ... 해 본다. 기본적으로 시, 분, 초를 각각의 counter를 통해 구현 해 내 본다. 추가 기능으로 시간 조정 기능과 부가 기능들을 생각하여 설계해 본다.(2)Essential

리포트 | 24페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
서울시립대학교 전전설2 3주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서는 verilog HDL 언어의 기본 사용법을 익힌다. 또한, 디지털 논리를 설계하는 여러가지 ... 검증은 In-lab 에서 실행함)이 과정은 수행 과제에 사진으로 첨부하였다.2. Materials & Methods (실험 장비 및 재료와 실험 방법)가. 수행 과제(1) Lab 1 ... - 2-input AND Gate의 설계를 bit operators(비트 연산자)를 이용하여 디자인하고, 테스트 벤치를 이용한 시뮬레이션으로 확인 후 장비를 이용하여 동작을 시험

리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
전자전기컴퓨터설계2 FinalProject [A+]

‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 21. Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥2가. Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 22 ... [Final_Project] Report- Final Project -담당교수담당조교실험일2016.12.12 ( Monday)학번2013440043이름문범우목차 ... . Materials & Methods (실험장비및재료와실험방법) ‥‥‥3가. 실험을통해구하고자하는데이터와이를획득하기위한실험순서‥‥33. Results of this Lab (실험결과

리포트 | 82페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
전전컴설계실험2-6주차결과

-6주차 Post Lab#04-Arithmetic-Logic and Comparator학과전자전기컴퓨터공학부학번2009440138이름정필웅담당교수문용삼 교수님담당조교김민혁 조교 ... Comparator와 4-bit Comparator를 설계해본다.(2)Essential Backgrounds for this Lab-가산기가산 기능. 즉, 가수(added ... (2)InLab21-bit Comparator를 이용해 4-bits Comparator를 설계하시오.-Verilog Coding4-bits ComparatorTestbenchcode

리포트 | 17페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
(믿음, 자세한 설명 포함, 10가지 기능, 코드 전체 포함, 직접 작성한 코드, 확장성 좋은 코드)서울시립대학교 전전설2 10주차(Final) 결과레포트(코딩 매우 성공적, A+, 10점 만점 11점, 디지털 시계)

Post-Lab Report- Title: Term Project담당 교수담당 조교실 험 일학 번이 름1. Results of this Lab (실험 결과 ... Lab (실험 결과)(1) Results of Lab 1Text LCD를 이용하여 Digital Clock을 구현하시오.필수 기능 : 시/분/초 표현과 시간 조정 기능을 포함부가 ... 으데이터를 OUT_DATA로 옮겨주었습니다.이 부분도 동일한 데이터 연동인데 STATE를 나눠 적용해주었습니다.timer control코드 설명- 실험 결과달력 동작달력 edit

리포트 | 117페이지 | 6,000원 | 등록일 2020.07.22 | 수정일 2020.11.08

다운로드 장바구니
서울시립대학교 전전설2 8주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

. Results of this Lab (실험 결과) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3가. Results of Lab 1 ... .‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3나. Results of Lab 2‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 5다. Results of Lab 3 ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 294. Reference (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 301. Results of this Lab (실험

리포트 | 30페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.25

다운로드 장바구니
(10가지 기능, 코드 전체 포함, 직접 작성한 코드, 확장성 좋은 코드)서울시립대학교 전전설2 10주차(Final) 예비레포트(코딩 매우 성공적, A+, 10점 만점 11점, 디지털 시계)

및 구현한다.디스플레이 동작의 다양성을 설계 및 구현한다.2. Materials & Methods (실험 장비 및 재료와 실험 방법)가. 수행 과제(1) Lab 2Text LCD ... 소개)가. Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용하여 디지털 시계를 설계한다. 시계의 필수 기본 동작을 포함하고, 다양한 선택 동작을 설계 ... Pre-Lab Report- Title: Term Project 중간 보고서담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개

리포트 | 33페이지 | 3,700원 | 등록일 2020.07.22 | 수정일 2020.12.07

다운로드 장바구니
한화케미칼 합격 자기소개서

를 설명해주세요.300재미있게 수강했던 과목은 디지털논리설계, 전기회로, 제어공학, 창의공학기초설계, 전자전기컴퓨터설계실험입니다. 이중에서도 전자전기컴퓨터설계실험을 선택 ... . 총 3번의 전자전기컴퓨터설계실험을 통해 전기회로와 신호처리 바탕의 오실레이터, 논리회로와 TEXT LCD를 구현한 디지털시계, 전자회로 설계인 전자피아노를 구현하면서 공학도 ... 째로 여러 대외활동으로 협력과 소통에 대해 배웠습니다.세 번째로 전기회사 직장체험인턴을 통해 전기직무분야에 관한 실무를 경험하였습니다.이러한 자기개발을 바탕으로 한화케미칼 생산지원 계기

자기소개서 | 3페이지 | 3,000원 | 등록일 2020.07.13

다운로드 장바구니
전전컴설계실험2-2주차결과

-2주차 Post Lab#01-TTL gates Lab on Breadboard학과전자전기컴퓨터공학부학번2009440138이름정필웅담당교수문용삼 교수님담당조교김민혁 조교님수업날짜 ... 2013.9.9-2주차 실험--목차-서론(Introduction)-실험목적-실험을 위해 필수 배경이론, 개념-실험의 가설 및 근거방법(Materials and Methods)-실험 ... 에 의한 데이터변형이 거의 없기 때문에 실험결과해석이 쉽다는 것을 파악한다.2.Materials & Methods(1)Procedure of Lab실험에서 OR Gate는 TTL

리포트 | 16페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
서울시립대학교 전전설2 6주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

입력 (0101/0101 -> 0011/0101)0101 입력 (1100/1100 -> 0101/1100)(2) Lab 2- lab1의 로직의 코딩을 바꾸어 동작을 실험하시오.4 ... 이유는 “??????????????????????????”2) 실습 2실습 1의 코드에서 두개의 always 구문으로 나눠진 것을 하나로 합쳐서 실험하였다. blocking ... , mode 기능을 가지고 있는 counter를 설계해주었는데, 각각의 기능을 구현함에 있어서 case문과 if문을 활용할 수 있었는데, 이번 실험에서는 if문을 활용해 구현을 해보

리포트 | 19페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
서울시립대학교 전전설2 3주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

]modeling을 활용하여 2-input AND 게이트 설계를 진행하시오.실험 1과 동일하다.Results of Lab 4.SkipResults of Lab 5.- Four ... imulation 과 동작 검증은 In-lab 에서 실행함)이 과정은 수행 과제에 사진으로 첨부하였다.2. Materials & Methods (실험 장비 및 재료와 실험 방법)가. 수행 ... 과제(1) Lab 1- 2-input AND Gate의 설계를 bit operators(비트 연산자)를 이용하여 디자인하고, 테스트 벤치를 이용한 시뮬레이션으로 확인 후 장비를 이용

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
서울시립대학교 전전설2 9주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

(2) Xilinx ISE를 구동하기 위한 컴퓨터 or 노트북3. Reference (참고 문헌)- ADM1602K-NSW-FBS-3.3v.pdf- 전전컴실험2 교안PAGE \* MERGEFORMAT2PAGE \* MERGEFORMAT2 ... 실험에서 Verilog HDL언어를 사용하여 LCD장치 제어를 실험한다. LCD를 위한 controller module을 설계한다.Behavioral level 모델링 ... , Module instantiation을 이용한 Structural modeling방법 등을 실험한다.2. Materials & Methods (실험 장비 및 재료와 실험 방법)가. 수행

리포트 | 24페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.20

다운로드 장바구니
서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

(FSM) HYPERLINK \l "주석1"[1]FSM은 컴퓨터 프로그램과 전자 논리 회로를 설계하는데 쓰이는 수학적 모델이다. 이 모델은 현재 상태로부터 가능한 전이 상태와, 이러 ... 을 설계 및 실험한다. Finite State Machine를 설계 실습한다. Behavioral level 모델링, Module instantiation을 이용한 Structural ... 이 발생하면, 무조건 다음 주기는 출력이 0이 되도록 설정을 해주었습니다.부족한 점이 있다면, 연속적인 신호 입력이 발생하면 그 신호를 모두 해결하지 못하는 것입니다.설계 2) 세

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

하여 Combinational Logic을 설계 및 실험한다. Encoder/Decoder, Mux/Demux 등을 설계한다. 다양한 설계 방법 등을 실험한다.나. Essential Backgrounds ... ) DecoderN비트의 바이너리 값을 2^N가지의 신호 중의 하나로 출력하는 로직이다. Encoder의 반대 로직이다.추가적으로 이번 실험에서 만드는 3x8 Decoder의 진리표 ... 는 selector (S) 에 의해 제어된다.(5) Karnaugh Map을 활용한 최적화이 과정은 아래의 수행과제에 포함하였다.2. Materials & Methods (실험 장비

리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 4주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

하여 Combinational Logic을 설계 및 실험한다. 연산 로직, 비교기 등을 설계한다. Module instantiation을 이용한 Structural modeling방법을 실습 ... 까지 수행하시오.이 과정은 수행 과제에 사진으로 첨부하였다.2. Materials & Methods (실험 장비 및 재료와 실험 방법)가. 수행 과제(1) Lab 1- 1-bit ... 반가산기를 if 문을 사용하는 Behavioral Level modeling으로 설계하시오.- 진리표ABCS0000010110011110(2) Lab 2- One-bit 전가산기

리포트 | 16페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 9주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

연결- 실험결과2016440047 / Park Seung-Kyun(2) Results of Lab 2Text LCD에 학번과 이름을 출력하되 길거리 광고판처럼 글자가 왼쪽으로 한 칸 ... benchSimulation 결과Pin 연결- 실험결과기본 동작1 bit shift3 bit shift7 bit shift12 bit shift2. Discussion (토론)가. Data ... tate를 나누어 가독성을 높여준 것을 확인할 수 있었습니다.4. Reference (참고 문헌)- ADM1602K-NSW-FBS-3.3v.pdf- 전전컴실험2 교안PAGE \* MERGEFORMAT- 22 -

리포트 | 27페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.11.08

다운로드 장바구니
서울시립대학교 전전설2 7주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

이 발생하면, 무조건 다음 주기는 출력이 0이 되도록 설정을 해주었습니다.설계 2) delay를 주기 위해 reg형 변수를 활용한 코드Input_sync_by_delayTest ... 으로 설계를 진행하였습니다. state는 총 5단계로 이루어져있고, moore machine으로 진행되도록 하였습니다.기본적인 구조는 2개의 조합회로(상태결정, 출력 값 결정)와 2개 ... Post-Lab Report- Title: Lab#07 Sequential Logic 2(Finite State Machine)담당 교수담당 조교실 험 일학 번이 름1

리포트 | 12페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니

이전10개 21 22 23 24 252627 28 29 30 다음10개

파워링크

신청하기