"MUX의 회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

mux demux 디멀티플렉서 실험12 멀티플렉서 mycad 2024 ALU 디지털회로설계 전전설2

판매자 표지는 다운로드시 포함되지 않습니다.

"MUX의 회로" 검색결과 421-440 / 567건

디코더와 멀티플렉서

입력의 코드체계를 최대 2n출력단자에 다른 코드체계로 변환하는 논리회로이다.▲ 2-비트 전체 디코더(1) 디코더의 입력 : 20과 21의 이진수(2) 디코더의 출력 : 4 개 ... 의 입력 신호 중 1개를 n 비트의 선택단자로 결정하여 출력에 연결해 주는 디지털 스위치로서 간단히 MUX라고도 한다. MUX는 여러 소스로부터 하나의 bus선을 이용하여 전송 ... 를 하나의 신호 출력에 연결한다.▼ 2 input MUX(2) AND 게이트의 출력은 공통으로 출력할 수 있도록 함께 OR로 연결(3) 멀티플렉서를 이용하면 2n개의 데이터 소스

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,000원 | 등록일 2008.05.07

다운로드 장바구니
아주대 ac 기전실 예비보고서 1 2 3

. Funtion generator① 함수발생기(Function Generator) 개요 및 원리함수발생기(Function Generator)는 회로에서 필요로 하는 여러 가지 signal ... LEVEL을 조절함으로써 만들어지는 구형파의 DUTY Ratio를 변경할 수 있다.이러한 과정으로 만들어진 세 종류의 신호는 어느 신호를 선택하느냐에 따라 MUX에서 하나만 선택

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2013.09.01

다운로드 장바구니
Lab-8. ADC/DAC 준비보고서

다.(VREF=VGND~VCC, 내부기준전압 2.56V)?ADC 내부 회로 구성.?ADC 관련 레지스터ADMUX(ADC Multiplexer Selection Register ... )???? ??? ADC 입력채널설정 (MUX 4~0)???? ??? ADC 동작모드설정 (ADFR)???? ??? ADC 변환 완료 인터럽트 활성화 (ADIE)?? ② A/D ... 내 AVCC, AREF, AGND 등의 ADC 전원 구성)- AVCC = 독립적인 아날로그 회로 전원 단자- AREF = 기준 전원 입력 단자- AGND = 아날로그 회로 접지

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2010.06.24

다운로드 장바구니
xilinx를 이용한 플립플롭(Flipflop)과 레지스터(Register)의 설계

와 MUX 설계 시 사용했던 component 구문을 사용해서 4개의 bit를 저장할 수 있는 shift register를 설계하였다. 이전 실험은 기억능력이 없는 회로설계였지만 이 ... 9주차 과제순차회로-플립플롭, 레지스터설계1. 설계 배경 및 목표• D 플립플롭과 레지스터의 정의와 특성을 알고 이해한다. • reset과 enable핀이 있는 D 플립플롭 ... 플립플롭클럭의 상승에지클럭의 하강에지D 플립플롭의 진리표2. 관련 기술 및 이론- D 플립플롭의 추가적 특성 - 클럭 있는 집적회로의 플립플롭은 종종 클럭에 무관하게 플립플롭

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
계측실험 보고서

저항을 연결하면 Vout의 값이 조절된다. output 0의 회로가 이어지면 Vref에서 GND까지 전압강하가 일어나 0의 값을, output 2의 회로가 이어지면 Vref ... 에서부터 6개의 저항만큼의 전압강하가 일어나 의 값을 가진다. 이와 같이 output에 대해서 연결되는 회로가 결정되어 Vout이 결정되고, 이와 같은 원리로 DA converting ... 다.Output impedance = 50Ω13. Figure 12의 회로를 꾸며서 어떤 동작을 구현할 수 있을까? ①과 ②는 어떤 점에서 다를까?아래그림을 보면 아날로그 신호

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,000원 | 등록일 2010.11.23 | 수정일 2014.06.12

다운로드 장바구니
post7

에서 최고치를 가진다. 부가적인 주파수 성분은 반송파신호가 켜지거나 꺼질 때 발생하는 것이다. 회로 보드의 FSK변조기가 최대 크기를 가지는 주파수는 1200HZ와 2400Hz이 ... 를 이용하여 기저대 신호를 나타낸다.FSK는 진폭이 항상 일정하다. FSK는 주파수가 바뀔 때 위상이 변하지 않는다.FSK는 아날로그 MUX(두 주파수 중 하나를 선택하는 역할

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2012.01.26

다운로드 장바구니
산술연산논리회로

예비보고서실 험 주 제 :실험5. 산술연산 논리회로과 목 :디지털회로실험학 번 :분 반 :이 름 :1.실험 제목산술논리연산회로(ALU)2.관련이론산술논리연산장치(ALU ... : Arithmetic Logic Unit)는 여러가지 산술연산과 논리연산을 수행하는 회로를 말한다. 산술연산을 위한 가장 기본적인 요소는 이진병렬가산기로서 여러 개의 전가산기 회로를 연결 ... 되어야 한다.ALU는 앞서 설명한 산술연산회로와 논리연산회로를 조합하여 서로 간섭이 발생하지 않도록 제어회로를 설계하는 것이 중요한다. FA를 사용한 2-bit ALU를 병렬로 연결

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2008.09.20

다운로드 장바구니
MUX DMUX 멀티플렉서 디멀티플렉서를 pspice를 이용하여 만든 실험 결과값입니다.

mux dmux 회로 와 결과값스케매틱으로 하는데 4input-And회로와 4input-OR회로 구성을 한번에 같이 하기엔 공간이 부족해서 돌리지 못했습니다. 그래서 MOS ... -FET으로 단일 4Input-And회로를 구성해결과 값과 함께 첨부하였습니다. NAND-NAND회로가 AND-OR회로와 결과 값이 같기에 4Input-And회로만 구성하였습니다.

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2007.10.12

다운로드 장바구니
디지털논리회로실습 - 제 8장 멀티플렉서와 디멀티플렉서

Multiplexer의 블록도4× 1MUX2× 1MUXA AY BC YB DS S0 S1(Select 신호) (Select 신호)지금부터 2× 1 멀티 플렉스 회로를 설계하여 보 ... 디지털회로실험예비 보고서(제 8장 멀티플렉서와 디멀티플렉서)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 8장 Multiplexer와 Demultiplexer1 ... . 실험 목적 및 기본 개념멀티플렉서와 디멀티플렉서를 구성하여 각각의 기능 및 동작원리를 실습을 통하여이해한다.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2008.12.08

다운로드 장바구니
[마이크로프로세서] MU0 명령어 추가 프로젝트입니다.

흐름도- Table Contents -Table 1.MU0 명령어 세트Table 2.표 1.2 기존 8개의 MU0 제어회로 진리표Table 3.표 3 추가된 8개의 MU0 제어회로 ... 라는 Index Register를 추가하였고, 좀 더 빠른 연산을 위해 Adder를 추가하였다. 여기에 추가로 Increment와 Decrement를 할 수 있는 In/De 회로를 추가 ... 위의 회로들을 제어하기 위해 In/De라는 제어신호가 추가되었고, 상태변수가 1개 추가되어 Fetch/Excution/Addressing mode를 나타내고 있다. 여기

Non-Ai HUMAN
| 리포트 | 14페이지 | 3,000원 | 등록일 2010.12.25

다운로드 장바구니
래치-멀티-디멀티

hannel)이나 선을 통하여 전송하는 것을 의미하는데 여기서 멀티플렉서(Multiplexer)는 여러 개의 입력선 중에서 하나를 선택하여 출력선에 연결하는 조합논리회로로서 선택선 ... 의 개수에 따라 결정되며, 또 멀티플렉서는 n개의 선택선을 갖고 있다. 멀티플렉서는 종종 MUX라는 약어로 표현된다.◎ 4 × 1 멀티플렉서4 × 1 멀티플렉서는 4개의 입력중의 하나 ... 를 선택하여 출력으로 보낸다. 출력은 선택선와에 입력된 값에 따라서 결정된다. 진리표와 회로도는 다음 그림과 같다.선택선출력F00011011- ‘개의 입력선과 n개의 선택선

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2009.09.08

다운로드 장바구니
da 및 ad 변환기 예비보고서

) R-2R ladder D/A 변환기또 다른 형태의 흔한 D/A 변환 회로는 [그림 10-2]와 같은 것으로, R-2R ladder 방법으로 알려져 있다. 이 회로에서 사용 ... 은 D/A 회로는 단지 두 가지 값만 가지는 저항을 사용하므로 만들기가 용이하다는 장점을 지니고 있으며, 최소의 가격으로 훌륭한 정밀도를 얻을 수 있다.[그림 10-2] R-2R ... 를 요구하는 시스템에 사용되며, 고가이다. [그림 10-3]은 3 비트 병렬 A/D 변환기의 회로이며, N 비트 변환을 위해서는2^N -1개의 비교기가 필요하다.[그림 10-3

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2010.11.21

다운로드 장바구니
논리실험 (연산논리장치)

와 논리 연산 회로를 결합한 산술 논리 장치(ALU) 회로이다.여기서 선택 단자가 산술 회로와 논리 회로의 출력을 할 수 있도록 해주는 MUX를 갖는다. 즉,=0이면 산술 회로의 출력 ... 는 조합 논리 회로이다.그림 9-18은 4비트 산술 논리 장치의 블록도이다. 입력 데이터를 위한 A, B 단자와 산술 오퍼레이션과 논리 오퍼레이션을 구분하기 위한(mode-select ... 하는 부분을 별도로 설계하거나, 또 산술 오퍼레이션과 논리 오퍼레이션을 겸하여 수행할 수 있도록 설계한다.2. 산술 논리 장치 설계그림 9-23은 한 단계만으로 된 산술 연산 회로

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2008.09.19

다운로드 장바구니
CMOS 기반의 1 to 4 MUX Pspice(피스파이스) Simulation

의 선택 및 출력신호 스위칭의 기능을 구현하는 NOR 부분으로 구분할 수 있다. - 이 부분은 MUX sample 회로의 좌측 상단의 2개의 인버터 부분이다. 먼저 본 회로에 주어진 ... 【 목 적 】 - Pspice를 통하여 CMOS MUX의 시뮬레이션을 통하여 동작 및 특성을 고찰한다.【 수 행 계 획 】 - MbreakN/P MOS 소자를 주어진 ... 2개의 Select 신호가 만들어 낼 수 있는 선택 Port의 수는 22의 크기를 가질 수 있기 때문에 총 4개의 MUX 출력 Port를 가질 수 있다.

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2007.03.29

다운로드 장바구니
결과07_Decoder&Encoder

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.11.08 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... F학 번: 200920148성 명: 이슬기200920148_이슬기_결과07_Decoder&Encoder.hwpI. 실험결과1) 2단 2진 카운터그림 2의 회로를 구성하여 그림 3 ... 다.2) 3진 카운터그림 4의 회로를 연결하고 다음의 파형을 그림 5에 그려라.1) 출력 A의 파형2) 출력 A'의 파형3) 출력 B의 파형4) 출력 B'의 파형CountCount

Non-Ai HUMAN
| 리포트 | 6페이지 | 3,000원 | 등록일 2010.11.10

다운로드 장바구니
논리회로

면 회로는 출력 Q를 높은 상태로 세트시키며, 반대로 R이 높은 값, S가 낮은 값이면 출력 Q는 낮은 값으로 리셋 된다.R과 S가 동시에 높은 값일때 이것을 부정조건으로 부르며 역설 ... 를 만들며, 이 상태에서 회로는 저장하거나 기억을 한다. 낮은 R과 높은 S는 세트상태를 표현하며, 높은 R과 낮은 S는 리셋상태를 만든다. 마지막으로 R과 S가 높은 값일 때는 부정 ... 시지 않았다면 아마 쉽게 하지 못했을 것이다. 이번 실험으로 Mux와 Decoder, 래치를 배웠는데 이들을 더 심화적으로 익히기에는 이번실험으로 좀 무리가 있는 것 같고 기본 동작만 익힌것에 만족한다.

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2010.10.09 | 수정일 2017.04.26

다운로드 장바구니
[공학]LogicWork 4.0 - 사용한 논리회로 텀 프로젝트#1

과 목 : 논리회로과 제 명 : Term Project #1담당교수 : 박종구 교수님학 과 : 컴퓨터 공학과학 년 : 2학년학 번 :이 름 :제 출 일 : 2006. 11. 1 ... tool you available.1. Implement an 8-input MUX using a 3-input decoder and NAND gates.(note. you ... may use 2-input and/or multi-input NAND gates.)- 임의의 캐드 툴로써, LogicWork 4.0 이라는 툴을 사용 했다.- 8 Input- MUX

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2007.01.21

다운로드 장바구니
조합 회로 설계 실험 결과 보고서

조합 회로 설계 실험 결과 보고서학과학년학번분반성명표 8-5 7-세그먼트 디코더의 결과입 력출 력ABCDabcdefg ... *************001111111011111100001111xxxxxxx00010110000① 2*1 멀티 플랙서와 4*1 멀티 플렉서를 이용하여, 8*1 멀티 플렉서를 구현하고 동작을 확인하시오.01 4 : 12 MUX3 s1 s2 ... I1 11 8 : 10 2 : 1MUX1 sI2 MUXI3I4 Z01 4 : 12 MUX3 s1 s2I5I6I7I8B C A② a+c'd+bd'+b'd+b'ce 의 동작을 하

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2007.10.11

다운로드 장바구니
멀티플렉서를 이용한 조합논리 실험 예비레포트

12. 멀티플렉서를 이용한 조합논리§ 실험목적? 멀티플렉서를 이용하여 비교기와 패리티 발생기를 설계하고 그 회로를 시험한다.? 2×N 입력의 진리표를 수행하기 위해 N 입력 ... -1에 설명되어져 있다. 제어는 선택 입력으로 불리어지는 신호들에 의해 결정 되어진다.멀티플렉서와 디멀티플렉서는 조합논리 실현에 많이 이용된다. MUX의 유용한 응용의 하나는 진리 ... 표로부터 바로 조합 논리 함수를 실현할 수 있는 것이다. 예로써, 실험 11에서는 그림 13-2(a)에 제시된 진리표로부터 오버플로우 에러를 검출하는 회로가 필요했다. “1

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2007.06.24

다운로드 장바구니
논리회로실험-멀티플렉서와 디멀티플렉서 결과 보고서

. 실험에 관한 간략한 이론2.1 멀티 플렉서- 멀티플렉서(MUX)는 여러 개의 입력 중 원하는 입력을 출력으로 내보내는 일종의데이터 선택기(switch or selector)이다. ... 되며 멀티플렉서는 N개의선택선을 가지고 있다.- 인에이블 입력은 2개 이상의 멀티플렉서 IC를 확장하여 많은 입력을 가지는 디지털 MUX로 만드는데 사용할 수 있다.입력출력ES1S0D3 ... (DEMUX)는 먹스와 반대의 기능을 하며, 한 개의 입력을 여러 개의 출력 중 하나에 연결하는 회로이다.- 회로의 원리는 먹스와 마찬가지로 입력 D를 어떤 AND 게이트로 선택

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2007.12.29

다운로드 장바구니

이전10개 17 18 19 20 212223 24 25 26 다음10개

파워링크

신청하기