"Field programmable Gate Array (FPGA)"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

4bitfulladder 디지털논리 fpga PLD 종류 장단점 Jhonson counter 전전설2 FPGA 전전설2 4주차 FPGA HBE-COMBO verilog디지털시계

판매자 표지는 다운로드시 포함되지 않습니다.

"Field programmable Gate Array (FPGA)" 검색결과 21-40 / 194건

BIL 비트스트림 역공학 도구 분석 연구 (A Study on the BIL Bitstream Reverse-Engineering Tool-Chain Analysis)

FPGA (Field Programmable Gate Array) 는 개발자가 유연하게 프로그래밍 할 수 있다는 장점으로 인해다양한 분야에서 사용되고 있다. 하지만 외부에서 구현 ... 에 대한 분석 실험을 진행하여 성능및 한계점을 확인하였다. Field Programmable Gate Array (FPGA) is widely used in a variety of ... 된 시스템이 비트스트림 형태로 FPGA에 탑재 될 경우 오작동을 일으키거나 정보를 유출시키는 등의 하드웨어 악성 기능이 포함될 가능성이 있다. 이러한 이유로 비트스트림역공학은 필수

논문 | 7페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
서울시립대 전전설2 Lab-02 결과리포트 (2020 최신)

을 바꿔 나타난 것이 FPGA이다. AND/OR Gate의 조합 논리로 이루어진 CPLD와 달리 FPGA는 LUT(Look up table)와 D Flip-Flop으로 이루어진 기본 ... adder가 4-bit ripple carry full adder이다.3. 실험 내용[실습 1] AND Gate를 Schematic 방법으로 디자인하여 실제 FPGA 칩에 프로그램 ... 전자전기컴퓨터설계실험Ⅱ결과리포트Lab-02 Schematic Design with Logic Gates작성일: 20.09.191. 실험목적Xilinx ISE Design

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
서울시립대 전전설2 Lab-02 예비리포트 (2020 최신)

(Programmable Logic Device)이다. 프로그램을 통해 사용자가 원하는 기능을 구현할 수 있다. 우선 PROM과 PAL을 비교할 수 있는데 PROM은 AND array가 고정 ... 되어 있지만 OR array를 프로그래밍 가능하다. 반대로 PAL은 OR array가 고정되어 있지만 AND array는 프로그래밍 가능한 PLD이다. PROM은 AND Gate의 제약 ... 은 gate와 I/O pin을 가지고 있다. 하지만 이런 CPLD 역시 구조적으로는 PAL과 비슷하기에 집적도의 문제를 해결할 수 없었고 이런 구조적인 배열을 바꿔 나타난 것이 FPGA

리포트 | 10페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
임베디드 시스템 레포트

- 전기적으로 삭제가 가능하며 재프로그램 할 수 있다.- 적은 용량의 회로를 간단히 구현할 수 있다.2) FPGA : Field Programmable Gate Array으로 현장 ... .16V로 TTL 보다도 적다.3) CMOS : 잡음 여유가 약 1.5V로 크다.2. PLD(Programmable Logic Devices)(1) GAL: Generic Array ... 는 PAL과 달리 전기적으로 여러번 사용이 가능하다.(2) CPLD / FPGA1) CPLD : Complex Programmable Logic Device으로 복합 프로그래머블 논리

리포트 | 5페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
SURF 알고리즘 기반 특징점 추출기의 FPGA 설계 (FPGA Design of a SURF-based Feature Extractor)

구조 설계 및 FPGA 검증 결과에 대해 기술한다. SURF 알고리즘은 크기와 회전변화에 강한 특징점과 서술자를 생성함으로써 객체인식, 파노라마 이미지 생성, 3차원 영상 복원 등 ... 하여 메모리 접근 횟수와 메모리 사용량을 줄이는 방법을 이용해 실시간 동작이 가능하도록 하드웨어로 설계하였다. 설계된 하드웨어를 Xilinx(社)의 Vertex-5 FPGA를 이용 ... the hardware structure of SURF(Speeded Up Robust Feature)-based feature point extractor and its FPGA

논문 | 10페이지 | 무료 | 등록일 2025.06.27 | 수정일 2025.07.04

다운로드
소형 적외선영상 호밍시스템용 고속 실시간 영상신호처리기 개발 (Development of High-Speed Real-Time Image Signal Processing Unit for Small Infrared Image Tracking Radar)

Programmable Gate Array)가 탑재된 보드 개발의 내용을 설명한다. CPU, FPGA 선정과 영상신호처리를 위한 CPU-FPGA 결합 아키텍처에 대하여 제안하고 또한 김발 ... (Field Programmable Gate Array) to identify target through real-time image processing by acquiring ... 시스템이다. 본 논문에서는 지상의 표적을 주야간 적외선 영상을 통하여 표적 정보를 획득하여 실시간 영상처리를 통하여 표적을 식별하기 위한 고속의 CPU와FPGA(Field

논문 | 7페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
판매자 표지

컴퓨터의이해

에도 더욱 발전할 것으로 예상된다.5. FPGA(Field-Programmable Gate Array)사용자가 프로그래밍 할 수 있는 반도체 칩이다. 기존의 CPU나 GPU와는 달리

방송통신대 | 12페이지 | 5,000원 | 등록일 2024.04.02

다운로드 장바구니
판매자 표지

ring,jhonson counter 예비레포트

(field-programmable fate array)FPGA 는 설계가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND ... 1. 실험 제목 [Verilog Basic, FPGA]2. 실험 목적-fpga를 통해 ring counter, jhonson counter 시뮬레이션3. 관련 이론(1) FPGA ... , OR, XOR, NOT, 더 복잡한 디코더나 계산 기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍 할 수 있다. 대부분의 FPGA는 프로그래밍 가능 논리

리포트 | 7페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
TMS320C6678을 적용한 소형 Radio Frequency 추적레이다용 고속 실시간 신호처리기 설계 (Development of High-Speed Real-Time Signal Processing Unit for Small Radio Frequency Tracking Radar Using TMS320C6678)

을 식별하기위한 고속의 멀티코어 DSP인 TMS320C6678과 XILINX FPGA(Field Programmable Gate Array)가 탑재된 보드 개발의 내용을 설명 ... with TMS320C6678 and XILINX FPGA (Field Programmable Gate Array), a high-speed multi-core DSP that ... 한다. DSP, FPGA 선정과 신호처리를 위한 DSP-FPGA 결합 아키텍처에 대하여 제안하고 또한 고속의데이터 전송을 위한 SRIO의 설계에 대하여 설명한다. The small radio

논문 | 8페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
IoT 애플리케이션을 위한 AES 기반 보안 칩 설계 (A Design of an AES-based Security Chip for IoT Applications using Verilog HDL)

Things(IoT). We used Verilog HDL to implement the AES algorithm in FPGA. The designed AES module creates ... verify the AES function and the theory is compared to the results. An FPGA emulation was also performed ... Verilog HDL to implement the AES algorithm in FPGA. The designed AES module creates 128-bit cipher by

논문 | 6페이지 | 무료 | 등록일 2025.07.12 | 수정일 2025.07.19

다운로드
증강현실을 위한 임베디드 시스템의 DMA 컨트롤러 설계 (Design of a DMA Controller for Augmented Reality in Embedded System)

한국정보통신학회 장수연, 오정환, 윤영현, 이성모, 이승은

논문 | 7페이지 | 무료 | 등록일 2025.05.10 | 수정일 2025.05.18

다운로드
뇌전도 응용 시스템 개발을 위한 다중 채널 뇌전도 데이터 기반 실시간 측정 및 분석 어플리케이션 개발 (Real-time Measuring and Analyzing Application Based on Multi Channel EEG Data for Development of EEG Application System)

한국정보전자통신기술학회 이두현, 채준수, 오유진, 최영규

논문 | 8페이지 | 무료 | 등록일 2025.04.12 | 수정일 2025.05.09

다운로드
디지털공학개론 ) 고정기능 IC의 집적도에 따른 분류해 보고, 각 사용 용도를 나열해보자.

Integrated Circuit): 특정 애플리케이션을 위해 설계된 맞춤형 집적 회로로, 매우 높은 수준의 집적도를 요구한다. 4) FPGA(Field-Programmable Gate ... Array): 다양한 논리 회로를 프로그래밍할 수 있는 IC로, 초대규모 집적 기술을 통해 많은 논리 게이트와 복잡한 회로를 구현할 수 있다. 초대규모 집적 IC는 현대 전자 기기의 핵심

리포트 | 5페이지 | 5,000원 | 등록일 2024.10.24

다운로드 장바구니
에너지 효율적인 FPGA 가속기 설계를 위한 하드웨어 및 소프트웨어 공동 설계 플랫폼 (Hardware and Software Co-Design Platform for Energy-Efficient FPGA Accelerator Design)

적으로 시뮬레이션하는 것은 시간이 많이 소모되는 일이다. 본 논문에서는 에너지 효율적인 FPGA 가속기 설계를 위한 하드웨어 및 소프트웨어 공동 설계 플랫폼을 제안한다. 제안하는 플랫폼 ... 은 Xilinx Alveo U200 FPGA가 탑재된 서버에서 Vitis 플랫폼을 기반으로 동작한다. 공동 설계 플랫폼을 통해 1000개의 행을 가지는 두 행렬의 곱셈 연산 가속기를 최적 ... propose a hardware and software co-design platform for energy-efficient FPGA accelerator design. The

논문 | 7페이지 | 무료 | 등록일 2025.07.18 | 수정일 2025.07.21

다운로드
실시간 혈관내초음파 영상을 위한 후단부 시스템 구현 (Implementation of a backend system for real-time intravascular ultrasound imaging)

LUTs (Look-up Tables)을 사용하여 외부 메모리 없이 하나의 FPGA (Field Programmable Gate Array)만으로 시스템을 구성함으로써 시스템의 저 ... implemented in a single FPGA (Field Programmable Gate Array) without using external memory. This ... 비용, 소형화, 경량화가 가능하도록 설계하였다. 구현한 후단부 시스템의 정확도는 FPGA의 출력값과 VHDL (VHSIC Hardware Description Language) 코드

논문 | 8페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
실시간 윈도우 기반 영상 처리를 위한 병렬 하드웨어 구조의 FPGA 구현 (An FPGA Implementation of Parallel Hardware Architecture for the Real-time Window-based Image Processing)

real-time using FPGA (Field Programmable Gate Array). A dynamic threshold circuit and a local histogram ... 구조에서 소프트웨어 프로그램을 사용하여 윈도우 기반 영상처리에서 필요로 하는 모든 연산을 실시간으로 수행하기 힘들다.본 논문에서는 FPGA(Field Programmable Gate ... Array)를 사용하여 윈도우 기반 영상처리를 실시간으로 수행할 수 있는 병렬 하드웨어 구조를 제안하고자 한다. 또한 제안한 구조를 통해 VHDL(VHSIC Hardware

논문 | 8페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
H.264/AVC Encoder용 저전력 IP 설계 및 FPGA 구현 (Low-power IP Design and FPGA Implementation for H.264/AVC Encoder)

of area. The FPGA(Field Programmable Gate Array) and ARM process based H.264/AVC encoder is ... Programmable Gate Array)와 ARM 프로세서 기반의 H.264/AVC 인코더를 구현하였다. Baseline Profile을 사용하였고 FPGA와 ARM프로세서가 연동 ... 블록에 사용되는 곱셈연산을 CSD와 CSS방식으로 수행하여 면적을 크게 차지하는 곱셈기를 사용하지 않았다. 제안된 저전력 IP들을 사용하여 FPGA(Field

논문 | 9페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
FPGA를 이용한 무인기 항법용 방위각 발생기 및 획득기 구현 (Implementation of Azimuth Generator and Acquisition Device for UAV Navigation Using FPGA)

한국항행학회 이경순, 조용운, 김민정

논문 | 6페이지 | 무료 | 등록일 2025.03.10 | 수정일 2025.03.28

다운로드
실시간 디지털 홀로그래피를 위한 고성능 CGH프로세서 (FImplementation of RF Controller based on Digital System for TRS Repeater)

하고 FPGA(Field Programmable Gate Array)를 기반으로 구현하고자 한다. 먼저 CGH 알고리즘을 분석한 후에 디지털 홀로그램을 효율적으로 연산할 수 있 ... implementation and design to FPGA (Field Programmable Gate Array) platform. After analyzing the CGH ... 적으로 동작하기 때문이다. 제안한 하드웨어는 Xilinx의 XC2VP70 FPGA를 이용하여 구현하였고 200 MHz의 동작속도에서 40,000개의 광원으로 구성된 3차원 객체

논문 | 10페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
FPGA 상에서 OpenCL을 이용한 병렬 문자열 매칭 구현과 최적화 방향 (Parallel String Matching and Optimization Using OpenCL on FPG)

) algorithm using Open Computing Language (OpenCL) on Field Programmable Gate Array (FPGA). The low throughput ... Programmable Gate Array (FPGA). The low throughput of string matching engine causes the performance ... Parallel Failureless Aho-Corasick (PFAC) algorithm using Open Computing Language (OpenCL) on Field

논문 | 7페이지 | 무료 | 등록일 2025.06.11 | 수정일 2025.06.16

다운로드

이전10개 123 4 5 6 7 8 9 10 다음10개

파워링크

신청하기