• AI글쓰기 2.1 업데이트
  • 통합검색(73)
  • 리포트(68)
  • 자기소개서(2)
  • 시험자료(2)
  • 논문(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

pld 장단점 7세그먼트 디코더 vhdl 성결대 논리회로 전전설2 seven segment mux 7segment 시계 vhdl 계산기
판매자 표지는 다운로드시 포함되지 않습니다.

"FPGA 16스위치" 검색결과 21-40 / 73건

  • 자료 표지
    디지털논리회로실험(Verilog HDL) - 8-bit Signed Adder/Substractor, Multiplier
    thaE2-115 board and test it by using different switch settings.(3) Code변수를 선언하고 A,B, 그리고 cin을 sw[16 ... B is to be displayed on HEX1 and HEX0.? Assign the pins on the FPGA to connect to the switches and ... to switchesSW _{7-0}. Use switchSW _{16} to select between these two sets of inputs: A, B or C, D
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,000원 | 등록일 2019.08.29
    다운로드 장바구니
  • 자료 표지
    VHDL실습 상태머신 설계
    의 상태는 IDLE로 스위치의 입력을 기다린다.sw_a가 high 즉, 1이 되면 STATE_A가되고 10진 카운터로 동작한다.sw_b가 1이 되면 STATE_B가 되고 16진 ... 다.ADC는 IDLE상태에서 trigger를 기다린다. 마이컴에서 FPGA로 trigger신호를 보내면 FPGA에서는 대기하고 있다가 trigger가 들어오면 sc신호를 전송한다.그러 ... 를 유지한 채 9까지 증가하는 10진 카운터로 동작한다.STATE_B상태일 때는 카운트가 15가 되면 IDLE상태로 가고 아니면 그 상태를 유지한채 15까지 증가 하는 16진 카운터
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 2,000원 | 등록일 2019.04.20
    다운로드 장바구니
  • 자료 표지
    LG하우시스 경력 PPT 자료
    ), 온습도 (-25~75 도 /95%), - RF 성능 시험 : RSSI(Agilent-E5515C), 50 옴 매칭 (HP-8753D) 개요 - ALTERA FPGA ... 를 이용한 Sensing, Battery Charge, BAT Voltage Check 설계 , 모듈전원 제어용 LOAD switch 설계 CDMA, GPRS Modem ... (Sleep 시 모듈전원제어 ) 무선 데이터로거 무선 FPGA 다운로더 유무선 라우터 경력 사항 무선 데이터로거 ( 수압용 , 차량용 ) 무선 FPGA 다운로더 유무선 라우터 개요
    Non-Ai HUMAN
    | 자기소개서 | 5페이지 | 3,000원 | 등록일 2018.12.19 | 수정일 2019.01.23
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 레포트 9주차
    _COM3은 사용하지 않기 때문에 PULL-UP저항을 달아주었고 A4~A15 모두 GND에 연결하였다.그림 SEQ 그림 \* ARABIC 16. 메모리 소자 연결 신호와 FPGA ... 그림16을 포함해 17개의 주소가 작용하는 128Kbyte의 메모리 모듈로 동작한다.그림 SEQ 그림 \* ARABIC 14. Address decoding4. 실험 과정그림 SEQ ... 그림 \* ARABIC 15. STEP1의 회로STEP 1) 그림 15-(a)와 같이 KIT에 장착된 EPROM의 OH-FH번지에 저장된 데이터를 이용해서 DIP switches
    Non-Ai HUMAN
    | 리포트 | 30페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26
    다운로드 장바구니
  • 자료 표지
    서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Pre
    를 표현해 줄 수 있는 최소한의 장치로, 7개의 Parts로 구성되어 있어 7-Segment라고 불린다.16진수를 표현하기 적합하며, 8개의 LED 조합으로 문자를 표시하기 때문 ... Design Tool (Version - 14.7)HBE-ComboⅡ-SE Board (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 방법 ... ~ g까지 output의 값을 적어놓은 단순한 나열형의 case 구문이다.Pin Assignment CodeInput BCD로 bus switch 1~4를 사용하며, output
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (8) 7-Segment and PIEZO Control
    ChainFPGA에 프로그래밍할 파일을 선택한다..bit 파일을 선택한다.PROM에 프로그래밍할 파일을 선택한다.PROM File을 생성하지 않았고 FPGA에만 다운로딩 하기 때문에 파일 ... 때는 Q를 15로 하였다. 이렇게 얻은 Q를 FND와 FND Array에 출력하기 위해 7-세그먼트의 진리표를 참고하여 case문을 작성하였는데, 이때 출력은 16진수로 표시 ... 계수(Q = 4)[사진 14] 증가 계수(Q = 5)[사진 15] 증가 계수(Q = 6)[사진 16] 증가 계수(Q = 7)[사진 17] 증가 계수(Q = 8)[사진 18] 증가
    Non-Ai HUMAN
    | 리포트 | 22페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    논리회로실험 2014 Calculator
    아 연산 결과를 LCD에 출력하는 계산기를 설계하는 것이었다. 계산기에 사용되는 스위치는 총 5개의 push switch와 1개의 dip switch가 사용된다.[ 그림 1 ... 에 출력된다. operand2는 operand1의 입력방식과 동일하고, calculate 스위치를 누르면 =기호와 함께 연산된 결과가 LCD에 출력된다. 입력의 범위는 0~F (16 ... 1. Purpose1) 4bit의 16진수 입력을 받아 +와 ?연산 결과를 LCD에 출력하는 계산기를 설계한다.2. Background이번 실험은 4bit의 16진수 입력을 받
    Non-Ai HUMAN
    | 리포트 | 22페이지 | 1,000원 | 등록일 2014.11.05
    다운로드 장바구니
  • 자료 표지
    Lab#07 Sequential Logic Design2
    & Methods4가. Materials4나. Methods4다. Precaution53. Supposed Data6가. Prelab16나. Prelab27다. Prelab384 ... 에 의존하게 된다. 일반적으로 상태의 수를 줄이는데 사용된다.2. Materials & Method가. Materials-FPGA(Filed Programmable Gate Array ... 시뮬레이션 동작을 살핀다.(Isim Simulator)마) iMPACT를 이용해 FPGA에 프로그래밍을 한다.바) 프로그래밍을 완료 한 후 장비에서의 동작을 확인한다.2
    Non-Ai HUMAN
    | 리포트 | 23페이지 | 1,500원 | 등록일 2016.09.11
    다운로드 장바구니
  • 자료 표지
    논리회로설계실습 순차회로(카운터) 결과보고서
    하는지 확인하고 소스코드가 올바르게 작성되었는지 확인한다.2. 실험 결과 1Hz 8비트 존슨 카운터와 링 카운터를 설계하시오. (FPGA를 사용 1초에 LED가 한번 지나가도록 설계 ... 대로 꺼진다. 따라서 나타내야 하는 모든 동작상태는 총 16개로 이 모든 상태는 1초에 이루어져야 하므로 존슨 카운터에 필요한 클럭 주파수는 최종적으로 16Hz가 된다. 클럭 분주기 상 ... 주파수를 나타낸다. RoV-Lab 3000의 기본 클럭은 4MHz이고 존슨 카운터에서 원하는 주파수f는 16Hz 이므로 이를 위 수식에 대입하면 존슨 카운터 내부의 COUNT
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,500원 | 등록일 2018.01.10
    다운로드 장바구니
  • 자료 표지
    논리회로실험) 부울대수의 간소화(2) 결과보고서
    Slide Switch[1]SW[2]cPIN_AC27Slide Switch[2]LEDR[1]fPIN_F19LED Red[1]③ f = ab' + a'b'c 식 FPGA에 작동 ... PIN_AC27Slide Switch[2]LEDR[1]sPIN_F19LED Red[1]③ s = b'( a + c ) 식 FPGA 로 작동* FPGA Input 의 값 (a:1 ... Switch[17]SW[16]bPIN_Y24Slide Switch[16]SW[15]cPIN_AA22Slide Switch[15]LEDR[16]fPIN_G16LED Red[16]③ f
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06
    다운로드 장바구니
  • 자료 표지
    [verilog HDL] 감산기와 비교기의 설계
    " •PreLab2 PAGEREF _Toc400570732 \h 11 Hyperlink \l "_Toc400570733" •InLab1 PAGEREF _Toc400570733 \h 16 ... 를 이용하여 감산기를 설계한다. 두 개의 입력 X, Y는 각각 버튼 스위치 1,2에 연결되도록 하고, 입력B0 즉, carry값은 버튼 스위치 3에 연결되도록 한다. 출력값 두개 ... 는 각각 다른 LED에 연결되도록 설계한다.2) 4bit 감산기를 설계한다. 입력 X,Y는 각각 버스 스위치에 연결되도록 하고 Carry_out과 출력값 4개는 각각 다른 LED에 연결
    Non-Ai HUMAN
    | 리포트 | 27페이지 | 3,000원 | 등록일 2014.11.02
    다운로드 장바구니
  • 자료 표지
    논리회로실험 15주차 결과보고서
    .? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?아래의 표를 활용하여 Modelsim 파형을 분석하여 보면, clr에 1이 입력되는 순간부터 값을 출력하게 되는데, hex 16 ... *************11001200100100100300110110000401000011001501010010010601100000010701111011000810000000000910010010000[ 실험 2-1 ]? Quartus Ⅱ에서 Schematic을 작성한다.? FPGA의 동작을 확인한다.보드 동작을 실행 ... 마다 counter의 숫자가 증가한다. up-cnt-hex1은 0에서 9까지의 값이 출력된다.)2. SW0번 스위치를 위로 올리면 보드는 어떤 동작을 하는지 설명하시오.SW0번 스위치
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 판매자 표지 자료 표지
    임베디드 시스템 실험 10주차 HBE-ADK-SC100 GPIO, PAD CONTROL 제어
    MapDIP Switch Data Memory Map5.Source codeGPIO 제어에 대한 Source Code#include "EMPOS_III_REG_FPGA.H" ... 를 값이 dipVal에 저장되고, FPGA DIP Switch에서 Sw2를 선택한 후 FPGA_DIP_DATA Register의 값을 dipVal에 넣게되면 Sw2의 값 ... Buzzer, FPGA Segment, FPGA Dot Matrix가 꺼지도록 설정한 후, while(GPIO_GPH1DAT & BIT3)을 통해서 PUSH Switch를 누르
    Non-Ai HUMAN
    | 리포트 | 29페이지 | 3,500원 | 등록일 2013.10.28
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-10주차 예비
    이 들어왔을 때의 상태에 따라 다양한 문자 표시가 가능하다.기본적으로 0~F(15) 까지의 16진수를 표시하기에 적당하다.일반적으로는 7-Segment를 말하며, Common ... 과제였던 72LS193A counter의 출력 값을 FND와 FND Array에 표시하시오.Parallel Load Data D~A: Bus Switch 1~4Count Up ... : Button Switch 1Count Down: Button Switch 2Clear: Button Switch FLoad: Bus Switch 8Carry: LED 1Borrow
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)3주차결과
    -ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를 위주로 구성 ... 를 FPGA를 이용하여 구현한다. 또한 gate primitive modeling 과 behavioral modeling의 차이를 이해하고 설계한다.2. 배경 지식 ... 들로 이 매핑이 존재한다.바. Verilog HDL 어휘 규칙Integer는 10진수, 16진수, 8진수, 2진수를 사용한다. 형식은 다음과 같다[Size_constant] : 값
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    Lab#08 Application Design1
    . Result of the lab16가. Inlab1. PianoDesign16나. Inlab2. Counter with FND18다. Inlab3. Counter with Piezo205 ... & Method가. Materials-FPGA(Filed Programmable Gate Array)-XC3S200-Xilinx ISE.-ISim (simulator)-XST ... ) iMPACT를 이용해 FPGA에 프로그래밍을 한다.바) 프로그래밍을 완료 한 후 장비에서의 동작을 확인한다.2) Dynamic 7-Segment Design가) 프로젝트를 생성한다.(Top
    Non-Ai HUMAN
    | 리포트 | 30페이지 | 1,500원 | 등록일 2016.09.11
    다운로드 장바구니
  • 자료 표지
    아주대 논리회로실험 설계 프로젝트 결과보고서
    [설계 Project. Up/Down Counter 설계]? 실험 목적- FPGA를 이용하여 Up ? Down Counter를 설계한다.? 작동 원리 설명1. 기능 설명- 보드 ... [Switch Part] : Start/Stop 버튼오른쪽의 회로에서 각각의 두 버튼에 JK플립플롭을 사용하였다. JK플립플롭은 SR플립플롭에서 정의되지 않은 S와R이 ‘11’상황 ... edge일 때 이전 값의 Toggle된 값을 출력하게 되는데, 이로부터 해당 되는 버튼을 누를 때 클럭에 변화가 생겨 Toggle된 값을 전달함을 알 수 있다. 따라서 switch
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2016.06.16
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-10주차 결과
    ) 까지의 16진수를 표시하기에 적당하다.일반적으로는 7-Segment를 말하며, Common Cathode와 Common Anode Type이 있다.장비에는 Common ... Array에 표시하시오.Parallel Load Data D~A: Bus Switch 1~4Count Up: Button Switch 1Count Down: Button ... Switch 2Clear: Button Switch FLoad: Bus Switch 8Carry: LED 1Borrow: LED 81. Xilinx ISE S/W 의 Project
    Non-Ai HUMAN
    | 리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    논리회로실험) Counter/ Timer 결과레포트
    보여 지는 모습은 0011에서 Cnt : 0 으로 변화하니 변화가 정지되는 모습을 나타내고 있다. 다음 FPGA 에서의 변화를 표로 나타내면 다음과 같다. ( 0 : Switch ... 동작에 대한 이해를 바탕으로 그것을 실험을 통해 익히는 데 있다. 실험은 Quartus II를 이용하여 회로를 구현하고, FPGA 에 연결하여 회로 결과를 확인 ... Up-counter의 회로를 구성한다. (clock divider 연결 했을 경우)* clock divider를 연결 하는 이유는 FPGA에서의 확인을 위함이다. 너무 빠른 시간
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06
    다운로드 장바구니
  • 자료 표지
    디지털회로설계 FPGA와 Sea Of Gates
    의 데이터 자원으로부터 시작할 때 정적 RAM에 저장되며, FPGA는 그 SRAM을 읽음으로써 프로그램 된다. 마찬가지로, 정적인 RAM 셀은 그 배선 스위치를 프로그램 한다. 입력 ... , 출력, 또는 양방향 패드로 사용되는 컨피겨러블 I/O셀은 CLB의 코어 배열을 둘러싸고 있다.간단한 FPGA 논리셀은 16 X 1의 SRAM의 논리요소로 구성되어있다. 이것은 단지 ... FPGA와 Sea Of Gates의구조와 특징 비교FPGA필드 프로그램 가능 게이트 배열(FPGA)은 현대의 공정에서 IC를 구성하기 위해 높은 회로 밀도를 사용한다. 그리고 그
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2013.02.11
    다운로드 장바구니
  • 전문가 요청 쿠폰 이벤트
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 12월 07일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
6:34 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기