"Basic Logic Circuit"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

기초디지털실험2 arm verilog d flipflop,adder 기초디지털실험 가감산기 vhdl 2x4 decoder 4bit alu

판매자 표지는 다운로드시 포함되지 않습니다.

"Basic Logic Circuit" 검색결과 21-40 / 90건

연세대 전기전자공학부 20-2학기 기초디지털실험 6주차 예비보고서

1. ObjectivesThe goal of this experiment is learn ARM processor and carry out the basic logic. In ... programmable logic(PL).2. Theory- SoCSoC(System on Chip) is an integrated circuit that holds the ... entire components of a computer or electronic system in one chip. CPU and logic core are implemented in

리포트 | 3페이지 | 1,000원 | 등록일 2021.04.15 | 수정일 2021.10.06

다운로드 장바구니
판매자 표지

연세대학교 기초디지털실험 3주차 결과레포트 (combinational logic)

orresponds to the combinational logic circuit.Decoder is a circuit that takes n-bit binary code as input ... check the results with the waveform simulation. And then use PYNQ board. PYNQ-Z2 GPIO is basically a

리포트 | 10페이지 | 5,000원 | 등록일 2021.08.18 | 수정일 2022.12.15

다운로드 장바구니
판매자 표지

Semiconductor Device and Design - 8_

implementing Half-adder ■ Half-Adder logical circuit3. Layout of the full-adder ■ full-adder logic ... . The method of implementing the half-adder 3. Layout of the full-adder cell 4. parasitic circuit1. Cmos ... process design rules ■ Cmos design rules : The physical mask layout of any circuit to be

리포트 | 18페이지 | 2,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
판매자 표지

[방통대][물류관리론]24년 2학기 중간과제물

하고, 각 법인간 이송의 Lead time은 선적 및 이동, 통관을 고려하여 산정한다. 다음 3가지의 경우로 SCM Planning Basic Logic 을 설정하였다.② 주간 ... 동박적층판(CCL)을 비롯한 고품질 전자소재를 생산, 공급하는 핵심 기업이다. 두산전자에서 생산하는 CCL 제품은 Making Circuit 을 하기 위해 2차 공급업체로 이동 ... Basic LogicSCM Planning은 BOD(Bill of Distribution)기준으로 물량을 산정하고 이동한다. Factory의 Lead time은 0(Zero)로 설정

방송통신대 | 7페이지 | 3,000원 | 등록일 2024.10.07

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서1

. Basic Gates1) 실험목적1. Logic gates의 이해2. Logic 회로 구성 법칙의 이해- Boolean equation의 이해- De Morgan의 법칙 이해2 ... ) 실험이론· 기본 Logic gates에는 AND, OR, NOT, BUFFER가 있으며, 기본 gate의 확장으로는 NAND, NOR, XOR, XNOR 가 있다.· 가해지는 전압 ... 값)로 처리된다. 정확한 수치는 각 IC(Intergrated Circuit, 집적 회로)마다 조금씩 다르다.· 특정 논리회로는 그것을 기본 gate들로 구성하여 도식화할 수 있

리포트 | 7페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
판매자 표지

미국 Georgia Tech 학부 편입 에세이 Undergraduate Transfer Electrical & Computer Engineering

olid foundation in the basics of electrical and computer engineering, including circuits, digital ... logic, programming, and data structures. However, I have realized that I want to go further and deeper

자기소개서 | 2페이지 | 3,900원 | 등록일 2023.02.09

다운로드 장바구니
A Sustainable Method to Study Digital Logic Circuits Hands-on Activity Method Using Arduino (A Sustainable Method to Study Digital Logic Circuits Hands-on Activity Method Using Arduino)

한국실과교육연구학회 이은상

논문 | 24페이지 | 무료 | 등록일 2025.03.29 | 수정일 2025.05.07

다운로드
Perfect Shuffle에 의한 5치 논리회로의 구성에 관한 연구 (Study on Construction of Quinternary Logic Circuits Using Perfect Shuffle)

present a method on the construction of quinternary logic circuits using Perfect shuffle. First, we ... multiplication circuit of . Using these basic cells and the input-output interconnection technique based on ... Perfect Shuffle and Kronecker product, we implemented the quinternary logic circuit based on QRME

논문 | 11페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
연세대학교 전기전자공학부 20-1학기 기초디지털실험 week 7 보고서

important basic logic. For this, we should study the concept of SoC, PL, PS, master/slave, and UART ... egment displays, we can better understand the concept of the ARM processor and deal with the basic logic ... of it.2. Theory2.1. SoCSoC stands for system on chip. It is a kind of an integrated circuit. That is

리포트 | 16페이지 | 3,000원 | 등록일 2020.08.18

다운로드 장바구니
Reed-Muller 전개식에 의한 다치 논리회로의 구성에 관한 연구 (Study on Construction of Multiple-Valued Logic Circuits Based on Reed-Muller Expansions)

circuit of . Using these basic cells and the input-output interconnection technique based on Perfect ... Shuffle and Kronecker product, we implemented the multiple-valued logic circuit based on RME. The ... transform based on modular structures. The proposed design method of multiple-valued logic circuits is

논문 | 10페이지 | 무료 | 등록일 2025.05.31 | 수정일 2025.06.05

다운로드
서울시립대 전전설2 Lab-03 예비리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ예비리포트Lab-03 Basic Gates in Verilog작성일: 20.09.201. 실험목적Verilog HDL의 기본 사용법을 익히고 비트 단위 연산 ... 은 if문을 사용할 때 조건부에서 equality operator와 logical operator를 사용해야 한다는 것이다. 일반 bit operator를 넣으면 안 된다는 것 ... 로 끝나는 경우는 begin문을 적지 않는다. 만약 1-bit 보다 큰 값을 입출력할 경우 [MSB:LSB] 형식으로 변수 앞에 적어준다.위의 Combinational circuit

리포트 | 13페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
2진-4치 변환기 설계에 관한 연구 (A Study on the Design of Binary to Quaternary Converter)

Binary Converter(QBC) and Quaternary inverter circuit, which is the basic logic gate, have been ... (DLC)블록과 2진 조합회로(CLC : Combinational Logic Circuit)블록으로 구성된다. 4치 인버터회로를 구현함에 있어서는 기준전압 생성 및 제어신호 생성 ... signals. And two circuits consist of Down-literal circuit(DLC) and combinational logic block(CLC). In

논문 | 11페이지 | 무료 | 등록일 2025.07.03 | 수정일 2025.07.05

다운로드
서울시립대 전전설2 Lab-03 결과리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ결과리포트Lab-03 Basic Gates in Verilog작성일: 20.10.021. 실험목적Verilog HDL의 기본 사용법을 익히고 비트 단위 연산 ... ] 형식으로 변수 앞에 적어준다.위의 Combinational circuit을 모델링하는 방법은 다양하다. 먼저 bit operator를 사용해서 모델링할 수 있다. 이 때 출력 x ... 는 것이다.Lab-03에서는 combinational circuit을 모델링한다. always문을 사용할 때는 sensitivity list는 (*)를 사용하고 assignment

리포트 | 19페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
차분 전력분석 공격에 안전한 논리 게이트 및 SEED 블록 암호 알고리즘과 SHA-1 해쉬 함수에의 응용 (DPA-Resistant Logic Gates and Secure Designs of SEED and SHA-1)

every combinational logic circuit (including the adders) can be decomposed into basic logic gates (AND ... , OR, NAND, NOR, XOR, XNOR, NOT) and try to devise efficient masking circuits for these basic gates ... . The resulting circuits are then applied to the arithmetic adders to get their masking algorithm. As

논문 | 10페이지 | 무료 | 등록일 2025.05.29 | 수정일 2025.06.05

다운로드
회전된 셀을 이용한 QCA 유니버셜 게이트 기반의 XOR 게이트 설계 (Design of XOR Gate Based on QCA Universal Gate Using Rotated Cell)

used to construct all other basic logic gates. Meanwhile, the proposed universal gate is designed ... circuits at nano scale. In this paper, we propose a new universal gate in QCA. By using the universal ... by basic cells and a rotated cell. The rotated cell of the proposed universal gate is located at the

논문 | 10페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
공업계 특성화고 학생을 위한 피지컬 컴퓨팅 플랫폼 기반의 모형 거북선 개발 및 적용 (Development and Application of a Turtle Ship Model Based on Physical Computing Platform for Students of Industrial Specialized High School)

tudents to learn the basic concepts of IT in an easy and fun way. Thus, this study contrived the ... about EEC(Electron Electronics Control) and to confirm the basic characteristics and performance of ... abilities such as implementing EEC systems, thinking logically, and problem-solving skills were provided by

논문 | 30페이지 | 무료 | 등록일 2025.07.18 | 수정일 2025.07.21

다운로드
연세대 전기전자 기초실험 chapter. 7 (2017년판) 예렙+결렙

implemented 6 basic gates (AND, OR, NOT, NAND, NOR, XOR) through logic gate circuit design. It was a way ... to design a desired logic circuit by drawing a digital circuit diagram and connecting the ... Experiment ResultIn this experiment, we implemented the digital circuit in two ways. First, we

리포트 | 5페이지 | 1,500원 | 등록일 2018.07.17

다운로드 장바구니
영문 자기소개서

about Semiconductor Processing and MOS(Metal Oxide Semiconductor) digital circuit design to the ... materialssity, receiving a teaching assistantship, I taught undergraduate students " Basic Electronic ... Circuit Experiment", I was in charge of the experiment course for sophomore students. Through this

자기소개서 | 3페이지 | 3,000원 | 등록일 2020.06.19 | 수정일 2022.01.19

다운로드 장바구니
아주대학교 논리회로실험 실험1 Basic Gates 예비보고서

를 말한다. 다른 말로 논리 게이트(logic gate)라고도 불리며, transistor 나 diode를 작은 반도체 웨이퍼 상에 가공한 집적회로(integrated circuit ... 실험1 Basic Gates 예비보고서IEEE Code of Ethics(출처: http://www.ieee.org)We, the members of the IEEE, in ... 학 번:성 명:EXPERIMENT 1- Basic Gates -1. 실험목적1) NOT, OR, AND, XOR 등의 게이트의 기본적인 논리 함수와 동작 특성을 이해한다.2) 논리

리포트 | 5페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
[논리회로실험] 실험1. 기본 게이트 설계

다.library ieee;use ieee.std_logic_1164.all;entity basic_gate_TB isend entity basic_gate_TB ... ;architecture Behavioral of basic_gate_TB iscomponent basic_gateport( a, b : in std_logic; c_and, c_or, c_xor ... : out std_logic );end component basic_gate;-- Input signalsignal a : std_logic := '0';signal b : std

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.22

다운로드 장바구니

이전10개 123 4 5 다음10개

파워링크

신청하기