"디지털회로실험및설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 아날로그 성결대 논리회로 전기회로 실험12 멀티플렉서 간이전압계 전전설2 시립대 전전설1 중앙대학교

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로실험및설계" 검색결과 361-380 / 3,081건

9장 VHDL 설계 툴 사용법 예비

디지털공학실험 ? 9장, VHDL 설계툴 사용법 예비보고서1. 목적가. VHDL의 설계 툴 중 하나인 Xilinx VHDL의 설치법을 익힌다.나. Xilinx ISE Design ... . 예비보고가. Xilinx VHDL 프로그램에 대하여 조사하고 설명하라.☞ VHDL(VHSIC Hardware Description Language)은 디지털 회로 및 혼합 신호 ... (mixed-signal, 아날로그 신호 포함)를 표현하는 하드웨어 기술 언어이다. FPGA나 집적회로 등의 전자공학 회로를 처리하는 설계 자동화에 사용한다.주로 디지털 회로 설계

리포트 | 16페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
클럭분주회로설계 verilog 설계

제목클럭 분주회로 설계실습 목적많은 디지털 회로에서 클럭을 분주하여 사용한다. 클럭을 분주하는 방법은 다양하지만, 이번 실습에서는 순차논리회로에 의해 상태를 정의하고 일정한 조건 ... 에 의해 상태가 천이되도록 클럭 분주회로를 설계함으로써 순차논리회로를 설계하는 절차를 배운다.실습 내용실습결과Verilog, VHLD설계1. 클럭 분주회로를 verilog로 설계

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
패리티체크 verilog 설계

제목패리티 검사기 설계실습 목적패리티 비트는 데이터 전송 도중 오류가 발생했는지 검사하는 데 사용된다. 수신 측에서는 송신 측에서 전송한 데이터에 대해 데이터에 포함된 ‘1 ... ’의 개수를 카운트하여 오류가 발생했는지 판단한다. 이 실습에서는 데이터 오류를 검사하는 데 사용되는 패리티 비트에 대해 알아본다.실습 내용실습결과Verilog, VHLD설계1. 홀수 ... 패리티 비트가 포함된 8비트를 입력받아 오류가 없으면 ‘0’을 출력하고, 오류가 발생하면 ‘1’을 출력하는 패리티 검사기를 Verilog로 설계하라.ParityCheck.vtb

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
병렬-직렬 변환회로 verilog 설계

제목병렬-직렬 변환회로 설계실습 목적레지스터는 데이터를 저장하기 위해 사용되는 기억장치다. 레지스터의 종류는 다양하며, 시프트 레지스터는 클럭이 입력될 때마다 저장된 데이터를 1 ... 비트씩 이동시킨다. 따라서 병렬 입력을 갖는 시프트 레지스터를 이용하면, 병렬로 입력된 데이터를 매 클럭마다 1비트씩 출력시키는 병렬-직렬 변환회로도 설계할 수 있다. 이 실습 ... 을 통해 시프트 레지스터의 동작과 이를 응용한 설계에 대해 알아본다.실습 내용실습결과Verilog, VHLD설계1. 병렬-직렬 변환회로를verilog로 설계한 코드spConverter

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
업다운 카운터 verilog 설계

제목동기식 BCD 카운터 설계실습 목적동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다. 일상샐활에서는 10진수를 주로 사용하므로, 이 실습에서는 10진수를 2진수 ... 씩 증가하도록 한다. 그리고 각 상태에서 0에서 9까지의 수를 각각 출력하도록 설계한다. 이 실습을 통해서는 상태 천이를 위한 여러 가지 조건을 순차회로에 적용하는 방법에 대해 ... 로 표현하는 BCD 카운터를 설계한다. BCD 카운터는 0에서 9까지 카운트하므로 앞에서 설계한 Up_down 카운터와 마찬가지로 10개의 상태를 정의하고, 클럭의 상승 에지에서 1

리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
크기비교기 verilog 설계

제목 - 크기비교기 설계실습 목적크기 비교기 회로는 두 수 중에서 한 수가 크고, 같고, 작다는 것을 결정하는 회로이다. 이 회로는 조합논리회로이며 두 수를 비교한다. 입력 a ... 와 b는 서로 상대적인 크기를 결정하여 a>b, a=b, a

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
순차검출기와 32x8 sram verilog 설계

제목 - 실험 결과 보고서실습 목적앞에서 실습한 순차회로 설계는 상태가 천이하는 조건이 단순했는데, 입력이 많아지고 조건이 복잡해지면 상태 천이 조건도 복잡해진다. 다양한 조건 ... 을 가진 순차회로를 설계함으로써 순차논리회로의 설계 과정을 깊이 이해한다.Verilog설계- 순차 검출기의 상태도- Verilog 코드 기술SD.vmodule SD(stepCLK

리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
7세그먼트FND디코더 verilog 설계

제목7-세그먼트 FND 디코더 설계실습 목적하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. FPGA에서 한 자리의 16진수는 4비트에 저장되며, 7-세그먼트 ... 자리 16진수를 출력하기 위해 디코더를 설계한다,실습 내용실습결과논리식공통 음극 방식 7-세그먼트 디코더 진리표10진수입력(bcd[3:0])출력(fnd_data[7:0])bcd[3

리포트 | 4페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
우선순위 인코더 verilog 설계

제목인코더 설계실습 목적및 배경인코더는 2^n개의 입력을 받아서 인코딩된n개의 출력을 발생시킨다. 일반적인 인코더의 문제점은 8개의 입력에서 2개 이상의 입력이 ‘1’로 되 ... 하는 우선순위 인코더를 설계해본다.실습 내용실습결과진리표 작성과Schematic설계입력출력d7d6d5d4d3d2d1d0a2a1a0V00000000xxx00*************00001 ... +d6+d5’d4’d3+d5’d4’d2a0 = d7+d6’d5+d6’d4’d3+d6’d4’d2’d1Verilog 설계1.우선순위 인코더를Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.

리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
BCD가산기 verilog 설계

제목BCD 가산기 설계실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하 ... 므로, 디지털 연산에 의한 결과는 10진수로 변환되어야 한다. 이 실습에서는 BCD로 입력되는 두 수를 더한 2진 결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습 ... 한다.실습 내용실습결과Verilog설계- BCD 가산기의 Verilog 코드 기술BCD_ADDERtb_BCD_ADDERmodule BCD_ADDER(A,B,C,RESULT

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
[A+예비보고서] 설계실습 1. 저항, 전압, 전류의 측정방법 설계와 제작

설계실습 1. 저항, 전압, 전류의 측정방법 설계와 제작요약: DMM은 회로측정 실험에서 사용 빈도수가 많은 측정장비 중 하나로 이 기기의 사용법은 필수로 익혀 사용법과 원리 ... 를 이해해야 한다. 이번 실험은 DMM을 사용한 전압 전류, 저항의 측정 방법을 익히고 예측값과 시험값의 오차를 비교해본다.1. 실험목적Digital Multimeter를 이용해 저항 ... (2-wire 측정법, 4-wire 측정법), 전압, 전류의 측정 방법을 익히고 DC Power Supply 사용법을 익힌다. 측정 회로를 설계하고 확인한다.2. 관련 이론Ohm

리포트 | 6페이지 | 1,000원 | 등록일 2022.03.08

다운로드 장바구니
4비트 CLA 가산기 verilog 설계

실습에서는 전파 지연이 없는 Carry look ahead 가산기를 설계해 덧셈 결과가 출력되는 지연시간을 리플 가산기와 비교하고, module 및 컴포넌트를 생성한 후 이 ... 들을 이용해 구조적으로 모델링하는 설계 방법을 익힌다.실습 내용실습결과Verilog, VHLD설계1. Carry look ahead 가산기를 verilog로 설계한 코드CLA_4bit

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
전감산기 verilog 설계

한 결과와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... = X’Y’Z+XYZ+X’Y=X’Y+(X Y)’Z논리식3. 위의 논리식에서 기본 게이트를 이용해 전감산기의 블록도를 그려라.Schematic설계1. Schematic 설계 회로 ... 를 나타내라.Verilog, VHLD설계1.전감산기를 Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.시뮬레이션 및 실행

리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
아날로그및디지털회로설계실습_예비보고서10_7segment&decoder

아날로그 및 디지털 회로설계 실습예비보고서(설계실습 10. 7-segment / Decoder 회로 설계)10-1. 실험목적7-Segment와 Decoder를 이해하고 관련 회로 ... 000111100001110101101100101000107) gCD/AB0001111000100101000011001010001010-3-3 7-Segment 구동 회로 설계 ... Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계한다.-74LS47의 Datasheet-7-Segment 구동회로Inverter 2개를 직렬로 연결한 것

리포트 | 5페이지 | 1,500원 | 등록일 2020.10.17 | 수정일 2020.11.27

다운로드 장바구니
포항공대 포스텍 전자전기공학과 대학원 자기소개서 연구계획

설계 기술이 필수적으로 요구되고 있다고 봅니다. 저는 대학원 과정에서 초저전력 아날로그 및 디지털 회로 설계 기술을 심층적으로 학습하고, 동적 전압 스케일링(DVS), 클록 게이팅 ... 를 활용한 RTL 설계 및 레이아웃 작업을 수행하고, FPGA나 ASIC을 통한 프로토타입 제작과 실험적 성능 검증을 병행토록 하겠습니다.다음 필요한 것이, 차세대 반도체 소자와 회로 ... 은 지식을 습득하고자 노력하였던 것이라 말할 수 있겠습니다. 전자기학, 회로이론, 반도체 소자, 신호 및 시스템, 디지털 논리회로, 제어공학 등 전자전기공학의 기초 과목을 충실히 이수

자기소개서 | 4페이지 | 4,500원 | 등록일 2025.07.07

다운로드 장바구니
[전기회로설계실습]실습9(LPF와 HPF 설계)_예비보고서

[설계실습9. LPF와 HPF 설계] 예비보고서학번:이름:1. 실험 목적RC 및 RL filter를 설계하고 주파수응답을 실험으로 확인한다.2. 준비물*기본 장비 및 선 ... 를 표시한 회로도를 그리고 R의 크기를 구하라.이므로따라서 R=1kΩ, C=10nF를 직렬 연결하면 cutoff frequency가 15.92kHz인 LPF를 설계할 수 있다.3.2 위 ... 할 수 있다. 아래 그래프와 같이 타원형을 보인다.3.9 위의 RC회로와 RL회로의 전달함수의 크기의 주파수 특성을 실험적으로 구할 때 측정주파수를 각각에 대해 결정하라. (3.2

리포트 | 7페이지 | 1,000원 | 등록일 2022.04.11

다운로드 장바구니
중앙대 전기회로설계실습 11.공진회로와대역필터설계 예비보고서

예비보고서(설계실습11. 공진회로(Resonant Circuit)와 대역여파기 설계)목적: RLC 공진 회로를 이용한 Bandpass, Bandstop filter를 설계, 제작 ... , 실험한다.준비물* 기본 장비 및 선Function generator: 1대DC Power Supply(Regulated DC Power supply(Max 20V 이상)): 1 ... %) : 2개가변저항(20kΩ, 2W) : 2개커패시터(10nF ceramic disc) : 2개인덕터(10mH 5%) : 2개설계실습계획서3.1 RLC 직렬회로에서 R에 걸리는 전압

리포트 | 6페이지 | 1,000원 | 등록일 2020.09.09

다운로드 장바구니
[중앙대 전기회로설계실습 12 예비보고서] 수동소자의 고주파특성측정방법의 설계

을 측정하는 회로를 설계하고 실험을 통하여 등가회로를 이해하며 이들 소자들이 넓은 주파수영역에서 어떻게 동작하는지 실험적으로 이해한다.2. 준비물* 기본 장비 및 선Function ... 커패시터(100 ㎋ ceramic disc): 2개인덕터(10 mH 5 %): 2개3. 설계실습 계획서3.0 저항, 커패시터, 인덕터의 고주파 특성을 측정하는 회로를 설계하라. 기준 ... 전기회로 설계 실습 계획서설계실습 12. 수동소자의 고주파특성측정방법의 설계설계실습 12. 수동소자의 고주파특성측정방법의 설계1. 목적저항, 커패시터, 인덕터의 고주파 특성

리포트 | 5페이지 | 1,000원 | 등록일 2021.08.09

다운로드 장바구니
판매자 표지

[A+] 중앙대 전기회로설계실습 3차 예비보고서

)를 설계, 제작하고 설계와 실험값을 비교, 분석한다.2. 준비물- 기본 장비 및 선Function generator : 1대DC Power Supply(Regulated DC ... 설계실습 3. 분압기(Voltage Divider) 설계예비보고서전기회로설계실습 0x분반 x조xxx, 20xxxxxx1. 목적부하효과를 고려한 분압기(Voltage Divider ... 을 출력하기 위해 1kΩ, 3kΩ의 저항을 각각 하나씩 이용하였다. 아래의 과 같이 회로를 설계하면 1kΩ 저항()에는 3V의 전압이 출력되고, 3mA의 전류가 흐른다.(전압 분배 법칙

리포트 | 6페이지 | 1,000원 | 등록일 2023.01.19

다운로드 장바구니
[전기회로설계실습]실습2(전원의 출력저항, DMM의 입력저항 측정회로 설계)_예비보고서

[설계실습1. 전원의 출력저항, DMM의 입력저항 측정회로 설계] 예비보고서이름/학번:교수님 성함:제출날짜:1. 실험 목적건전지의 출력저항과 DMM의 입력저항을 측정하는 회로 ... 를 설계, 제작, 측정하고 DC Power Supply의 사용법을 익힌다. 부하효과(Loading Effect)를 이해한다.2. 준비물*기본 장비 및 선Function ... 을 측정하는 회로와 절차를 설계하여 제출하라. 단, 가능한 한 측정에 의한 전력소비가 최소가 되도록 10Ω 저항과 Pushbutton을 사용하라. 전류가 흐를 때 10Ω 저항

리포트 | 4페이지 | 1,000원 | 등록일 2022.04.11

다운로드 장바구니

이전10개 14 15 16 17 181920 21 22 23 다음10개

파워링크

신청하기