"논리회로실험 결과보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl moore mealy 디지털 논리 설계 FPGA 타이머 ram 결과보고서 Shift Register 보고서 ALU Shift Register 스톱워치 7447 설계 logic works

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 결과보고서" 검색결과 361-380 / 1,359건

판매자 표지

아주대 전자회로실험 설계1 결과보고서

니 대부분 나와 같은 설계를 한 것을 알 수 있었다. 그래서 결과보고서는 창의적이게 써서 실험3 예비보고서처럼 억울하게 카피가 걸리지 않고 싶었다. 그래서 아무도 하지 않을 것 같 ... 만 필요하므로 측정이 쉽다. 내가 예비 보고서로 설계했던 1차 능동저역필터와 비교해본다면, 1차 능동저역필터는 차단주파수를 측정해야 했다. 그런데 차단주파수를 측정하려면 실제 실험 ... 는 두 개의 출력이 모두 동작 상태가 불안정하여 논리 1(SET)과 논리0(RESET) 상태를 일정 주기로 번갈아 하는 회로로서 주로 클록 신호로 사용된다. 이제 작동 원리를 알아보

리포트 | 5페이지 | 2,000원 | 등록일 2023.06.10

다운로드 장바구니
아날로그 및 디지털회로설계실습/ 7. 논리함수와게이트 / 결과보고서 / 성적인증포함 / 해당학기 전체 성적인증포함

0. 요약 기본적인 논리게이트인 AND, OR, NOT 게이트를 활용하여 NAND, NOR, XOR 게이트를 구현하고 기능을 측정하는 실험을 했다. 계획서에서 설계한 NAND ... , NOR 그리고 XOR게이트의 등가회로를 3종류의 IC chip을 이용하여 구성하였으며 전압 측정을 통해 각각의 동작 특성을 확인하였으며 High(1)출력 신호의 최대값은 3.38 ... V, Low(0)신호의 최소값은 0.02 V를 나타냈다. 그리고 NAND gate만을 이용한 AND, OR, NOT 게이트의 등가회로를 구성하고 같은 과정을 반복하였다. High

리포트 | 6페이지 | 1,500원 | 등록일 2020.11.13

다운로드 장바구니
아주대학교 논리회로실험 / 6번 실험 Latch & Flip_Flop 예비보고서

6번 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 6. Latch & Flip-Flop1. 회로 결선도※ 이때, 다이오드 출력에는 저항 ... 이 연결되어 있음을 가정한다.2. 실험 목적본 실험에서는 이전까지와는 달리 순서 논리회로들을 다룬다. 정확히는 플립플롭과 래치에 대해 다루는데, 해당 소자들은 현재의 입력의 조합 ... 적으로는 플립플롭 회로와 같은 기능을 수행하나, 클록을 사용하지 않는다는 점에서 비동기식 순서 논리회로다. 단, 좀 더 정확히는 클록 신호가 1이 아니면 작동하지 않는다. 본 실험

리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
판매자 표지

홍익대 디지털논리실험및설계 9주차 예비보고서 A+

디지털 논리실험 및 설계 9주차 예비보고서1. 실험 준비1.1 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인 ... -flop에는 1,0을 입력하여 CLR을 활성화시켜 0을 출력하도록 한다.2. 실험 결과2.1 기본실험 (1)CLKDQ0Q1Q2Q3??11000??00100??11010 ... ?110100000?001010000?110101000?111010100기본실험(1)에서 D Flip-flop을 이용하여 결선한 8-bit 시프트 레지스터와 결과는 동일하다.2.3

리포트 | 5페이지 | 1,000원 | 등록일 2023.09.18

다운로드 장바구니
기초전자회로실험 - D래치및 D플립플롭 예비레포트

스위치를 HIGH또는 LOW로 옮기면서 결과를 관찰하라.보고서에 관찰 내용을 정리하라. 논리1이 입력되면 패리티에는 어떤일이 생기는가? 논리 0이 입력되면 어떤일이 생기는가?17 ... 한 셋업 시간이 없으므로 출력의 DC레벨이 바뀌었을 것이다. 보고서에 관찰내용에 대해 설명하라.15-(9) :클럭 지연회로를 다시 연결하고 PRE입력을 LOW로 옮긴후 다시 ... 롭의 전달 지연 특성 측정3. 실험 장비 :1. LED 적색, 녹색, 황색2. 저항330옴 ,1.0K옴3. 4비트 DIP 스위치 :스위치란 전기회로의 개폐나 접속상태를 변경하기 위

리포트 | 14페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
디지털회로실험 가산기 결과보고서

실험결과보고서실험제목실험2. 가산기학과전자공학과학년2학번조성명1. 실험과정 5.1의 결과를 다음의 표에 작성하라.[반가산기 pin 연결도][반가산기 회로]A(V)B(V)S(V)C ... _{out} (V)00offoff50onoff05onoff55offon2. 실험과정 5.2의 결과를 다음의 표에 작성하라.[전가산기 pin 연결도][전가산기 회로]C _{i n ... 의 부족으로 인해 마지막 실험은 하지 못했다. 반가산기는 2진수의 덧셈을 수행하는 논리회로이다. 입력자리 carry가 0이기 때문에 입력이 둘 다 1 (5V)인 경우에만 carry

리포트 | 4페이지 | 1,500원 | 등록일 2021.04.16

다운로드 장바구니
A+ 기계공학 기초실험 TTL-Logic 실험 결과레포트 (결과 보고서)

A=0, B=1) 이 결과는 과제 1의 진리표의 결과와 동일한다.과제 3 : 실험에서 저항이 사용된 이유에 대해 생각해보고 이유를 서술하시오조합 논리 회로를 구현하기 위해서 ... 에서는 0, 2V 이상에서는 1의 값이 나온다.조합 논리 회로에서 입력값 A, B에 각각 0과 1을 넣어 네 가지 경우의 결과값을 확인하였다. 위 회로를 전체적으로 살펴보자면 입력값 ... 이 마지막으로 OR 게이트의 입력값이 되고, AND 게이트의 출력값이 논리 조합 회로의 최종 출력값이 되는 것이다.부울 대수를 사용하여 각 게이트에서 입력값의 변화를 살펴보고 결과값

리포트 | 9페이지 | 1,500원 | 등록일 2020.10.22

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 2주차 보고서 (A+자료) - Logic Gates, FPGA

디지털논리회로실험 2주차 실험 보고서목적- TTL logic gates의 동작 방법을 익히고, Logic level과 noise margins, fanout에 대해 이해한다. ... Logic: TTL논리 회로 소자에는 TTL과 CMOS가 있는데, 이번 실험에서는 TTL을 이용한다. TTL 논리회로에서는 입력과 출력 전류, 전압에 대한 기준이 있다. 먼저 전압에 대 ... 하여 사용할 수는 없다. 실험결과의 step10에서 설명했다시피, 출력 단자끼리 연결을 해버리면 과전류가 흐를 수 있기 때문이다.실험에서 사용된 74LS00과 74LS03은 논리

리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
논리회로설계 실험 기본게이트 설계

논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. 실험 목표CPLD와 FPGA에 대해 알아보고 그의 활용을 알아본다. 또한 전기전자 논리회로 교과목의 기초지식 ... 과 Xilinx tool을 사용하여 VHDL언어를 통해 기본적인 논리회로인 AND OR 게이트의 논리회로를 설계하고 진리표를 통하여 각 기본 게이트들의 동작적 모델링과 자료 흐름 모델링 ... 은 논리도가 된다. A에 0이, B에 0이 입력되면 AND 게이트 결과는 0이 되고, 이 0이 NOT 게이트를 거치게 되면 X는 1이 된다. 이와 같이 A와 B 각각에 0과 1을 대입

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털회로 설계실습7 논리함수와 게이트 예비보고서

아날로그 및 디지털 회로 설계 실습-실습 7 예비보고서-논리함수와 게이트학 과 : 전자전기공학부담당 교수님 : XXX 교수님제출일 : 2020.11.XX(X)조 : X요일 X조학 ... 는 방법의 실험 방법을 설계한다.실제 게이트에 입력 신호가 가해지고 게이트의 종류에 따른 논리 연산 결과가 게이트의 출력으로 나올 때까지는 약간의 시간이 걸리는데, 이 시간 딜레이 ... 의 출력은 나머지 출력과 반대값을 갖는다. 통신 분야에서 신호의 Demultiplexing, Memory 관리, BCD 컨버터 등 전자 전기 분야에서 많이 쓰이는 논리 회로이다.4×2

리포트 | 5페이지 | 1,000원 | 등록일 2021.09.06

다운로드 장바구니
디지털시스템설계실습 전감산기 결과보고서

에 대해 뺄셈 결과의 논리식을 XOR로 나타내라.실험 고찰이번실험은 전감산기를 설계하는 실험이었다. 전감산기는 3비트에 대해 산술 뺄셈을 실행하는 조합논리회로이다. 한 자리 이진수 ... 디지털시스템 설계 실습 2주차 결과보고서학과전자공학과학년3학번성명※전감산기 설계(진리표. 논리식. 동작표현)1. 전감산기 연산은 다음과 같다. 이 식은 x에서 y를 빼는 것이 ... 의 논리식에서 기본 게이트를 이용해 전감산기의 블록도를 그려라.1. 전감산기를 Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.① 논리조합회로를 이용② if~then

리포트 | 4페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
판매자 표지

[A+보고서] 회로실험 플립플롭의 기능 예비보고서

플립플롭의 기능회로실험2 5주차 예비보고서? 실험 목적(1) 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해한다.(2) D, JK 플립플롭의 동작을 이해 ... , FF)과 래치(latch)는 두 개의 안정된(bi-stable) 상태 중 하나를 가지는 1비트 기억소자이다. 플립플롭과 래치도 게이트로 구성 되지만 조합논리회로와 달리 궤환 ... 한다. S=1, R=1이면 이 조건은 동시에 출력을 세트와 리세트 시키기 때문에 그 결과 출력 상태는 예측할 수 없다. 그러므로 이 입력조건은 사용되지 않는다.회로도는 입력을 위한 두 개

리포트 | 7페이지 | 1,500원 | 등록일 2022.12.24

다운로드 장바구니
광운대학교 전기공학실험 M3. 숫자표시기(7-SEGMENT LED) 응용 예비레포트 [참고용]

보고서 문제 풀이1) 0에서 9 까지의 10진수 숫자를 2진수로 바꾼 4bit를 입력으로 사용했을 때, 그 결과가 숫자표시기에 정상 출력되도록, 입력 4bit와 출력 7bit 사이의 진리표를 작성한 후 각 출력에 관한 논리식을 최대한 단순화 하시오. ... 1. 실험명M3. 숫자표시기(7-SEGMENT LED) 응용2. 실험 개요기존에 수행했던 숫자표시기 회로의 동작을 아두이노를 이용하여 보다 효율적으로 구성해보고 과거 회로와 비교 ... -2. 표시기 구동 주의점: 각각의 LED는 대략 10mA 정도를 흘려 주어야 빛을 발한다. 공통캐소드형과 공통아노드형에 따라 정논리와 부논리로 나뉘며 공통캐소드형을 활용하는 부

리포트 | 7페이지 | 1,500원 | 등록일 2024.01.02

다운로드 장바구니
[부산대학교][전기공학과][어드벤처디자인] 8장 Multiplexer, Decoder 및 Encoder (8주차 결과보고서) A+

어드벤처디자인 결과보고서Multiplexer, Decoder 및 Encoder학과:학번:이름: 백정은실험 목적MUX/DEMUX와 Encoder/Dcoder 의 구조와 동작원리 ... 하고 그 동작상태를 점검하라.실험 결과실험1먼저 회로를 구성하기 위해 설계한 논리회로 설계는 다음과 같다.여기서 NOT게이트, AND게이트, OR게이트가 필요하다. 이는 각각 74 ... DEMUX의 회로를 구성하고 동작을 이해한다.실험 방법게이트를 사용하여 4:1 MUX를 구현하고 그 동작을 점검하라. 구현된 4:1 MUX를 사용하여 다음의 논리함수를 실현하고 그

리포트 | 10페이지 | 1,000원 | 등록일 2021.04.25

다운로드 장바구니
판매자 표지

홍익대 디지털논리실험및설계 8주차 예비보고서 A+

디지털 논리실험 및 설계 8주차 예비보고서1. 실험 준비1.1 Gated D Latch의 동작에 대해 설명하시오.Latch는 Enable의 레벨(0또는 1)에 따라 1비트의 정보 ... -0을 출력할 것이다. 결과적으로 Q의 값은 뒤집어진다.따라서 T Flip-flop은 T에 1이 들어올 때마다 Toggle이 일어난다.1.5 응용 실험 (1)과 응용 실험 (2 ... )의 회로를 비교하시오.실험 (1)은 D Flip-flop과 XOR 게이트를 이용하였고 Q의 출력값이 XOR 게이트의 하나의 입력값으로 들어간다. 실험 (2)는 D Flip-flop

리포트 | 7페이지 | 1,000원 | 등록일 2023.09.18

다운로드 장바구니
판매자 표지

건국대학교 전기전자기초실험1(전전기실1) 13주차 예비레포트+결과레포트(예레+결레)

전기전자기초실험1 예비보고서 13주차 분반 학과 이름 학번 1. 사전 조사 항목 (1) 7-세그먼트의 종류, 구조 및 원리에 대해 조사하시오. 7-세그먼트는 LED 이용해서 숫자 ... g의 카르노맵을 그린 결과와 간소화된 논리식을 나타낸다. 주어진 g의 논리식을 AND, OR, NOT 게이트 논리회로를 이용하여 LTspice에 구현하시오. Ag CD AB 00 ... -세그먼트로 0~9의 숫자를 출력해준다. 2. 모의실험 (1) 모의실험 1 BCD 7-segment 디코더 모의실험 아래는 BCD 7-segment 디코더인 SN74LS48의 회로도이

리포트 | 24페이지 | 4,500원 | 등록일 2024.05.29 | 수정일 2025.02.13

다운로드 장바구니
논리회로실험 비교기와 MUX, ALU

논리회로설계 실험 예비보고서 #5실험 5. 비교기와 MUX, ALU1. 실험 목표출력이 입력에 의해서만 정해지는 조합논리회로인 비교기, MUX, DEMUX, ALU의 개념과 특성 ... 에 대해 알아보고, 조합논리회로의 한 예로 주어진 ALU의 진리표를 토대로 8가지의 다양한 기능을 가진 ALU를 설계해본다.2. 예비 이론(1) 비교기- 두 개의 수를 비교 ... 하여 기준으로 정한 한 수가 작다와 크다 또는 같다를 결정해주는 조합논리회로- 비교하는 방법은 2진 코드 상태의 절대 값을 상대적으로 비교하므로 대수적인 비교와는 다르다.- 전자공학

리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
디지털 논리회로 실험 1주차 기본 논리 게이트 예비보고서

디지털 논리회로 설계 및 실험예비보고서주제 : 기본 논리 게이트 (AND, OR, NOT Gate)소속: 공과대학 전자전기공학부수업: 수2,3 XXX 교수님 XXX 조교님제출 ... 실험 결과5. 주의 사항6. 참고 문헌1. 실험 목적데이터시트를 보는 법을 익히고 AND, OR, NOT 등 기본 논리게이트에 대해 학습한다.2. 실험 이론논리회로란 전기적 신호인 ... 라 한다. 이번 실험에서는 AND, OR, NOT 등 기본 논리게이트의 동작 특성 및 응용에 대해 알아볼 것이다.(1) AND 게이트기본 논리 회로 중의 하나로서, AND 게이트

리포트 | 8페이지 | 1,500원 | 등록일 2020.09.19 | 수정일 2020.09.24

다운로드 장바구니
6장 가산기와 ALU 그리고 조합논리회로 응용 예비

디지털공학실험 ? 6장, 가산기와 ALU 조합논리회로 응용 예비보고서1. 실험목적가. 반가산기와 전가산기의 원리를 이해한다.나. 반가산기와 전가산기의 설계를 통해 조합논리회로 ... 의 설계방법을 공부한다.다. 상용 ALU(산술논리 연산장치)의 기능을 이해한다.라. 상용화된 4비트 ALU를 이용하야 두 수의 가감산을 실험함으로써 ALU의 동작과 응용을 확인한다.2 ... 을 회로로 표현하면 그림 6-2(a)와 같고, 그림 6-2(b)는 전가산기의 기호이다.전가산기를 반가산기 2개와 OR게이트로 구성하면 그림 6-3과 같다.다. 산술논리 연산장치1

리포트 | 9페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
아주대학교 논리회로실험 / 8번 실험 Counter 에비보고서

8번 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 8. Counter1. 회로 결선도※ 이때, 지면상 그리지 못한 일부 출력에는 저항 ... 플립플롭을 이용한다. J-K플립플롭을 이용하여 3비트 2진 카운터를 설계한 회로는 위와 같다.5. 실험 과정 및 예상 결과1번 실험 과정2번 시험 과정1. 7476, 7408 소자 ... CLKInputOutputJKAA’001011111020101CLKInputOutputJKBB’0010110101211101번 실험 결과 예상2번 실험 결과 예상이 실험 구성한 회로

리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니

이전10개 14 15 16 17 181920 21 22 23 다음10개

파워링크

신청하기