"입력단자"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로 OP AMP 전기회로설계실습 atmega128 전자회로실험 DMM 오실로스코프 문운당 적분기 및 미분기 영교차검출기

판매자 표지는 다운로드시 포함되지 않습니다.

"입력단자" 검색결과 321-340 / 9,764건

아날로그 및 디지털 회로 설계실습 결과보고서2

2-4. 설계실습 내용 및 분석2-4-1 PWM 제어회로① PWM 제어회로를 구성한다.UC3845 PWM의 7번포트로 입력전압 10V를 인가, 8번포트로 Vref 5V를 인가 ... PWM 제어 회로의 4번 단자에 연결하여 톱니 파형을, 6번 단자에 연결하여 출력전압(  ) 파형을 관찰하였다.③ 주어진 성능을 만족하는지 확인한다.PWM 제어회로는 출력 전압

리포트 | 7페이지 | 1,000원 | 등록일 2024.07.05

다운로드 장바구니
4장 각종 Latch와 Flip-Flop 예비

단자는 각각 2개가 있으며, 입력은 R과 S이고, 출력은 Q와 Q'이다. 또한 구성 게이트로는 NOR 게이트를 사용한 것과 NAND 게이트를 사용한 것 등의 2종류가 있다.1 ... 되어 있는데 JK 플립플롭이 정상 동작할 때는 PR와 CLR 단자에 ‘H'가 입력되어야 한다. 그러나 PR 단자에 ’L'이 입력되면 Q는 ‘H', Q'는 ’L'이 되고 CLR 단자 ... 플롭은 Toggling(반전) 플립플롭의 약자로 입력 T 단자와 출력 Q, Q'를 갖는다. T 플립플롭은 JK 플립플롭에서 J=K='H'인 경우에 CP를 인가하면 Q와 Q'가 반전

리포트 | 8페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
판매자 표지

아날로그및디지털회로설계실습 결과보고서10

의 입력 단자와 출력 단자의 전압을 측정하여 토글스위치값과 일치하는지 확인하여라.스위치를 누르지 않으면 High voltage(Vcc)를 인가하고, 스위치를 누르면 Low ... 에서는 LED의 +극끼리 묶은 공통단자에 Vcc를 연결하고 점등하고자 하는 segment에만 -극에 Low voltage(GND)를 연결하여 선택적으로 LED를 점등하는 방식이 ... 000111100010000100001100111010000~9의 10가지 숫자를 2진수로 나타나기 위해서는 4개의 입력 bit가 필요하고, 소수점 LED를 제외하고 decoder의 7개의 출력 bit가 필요하다. 위

리포트 | 8페이지 | 1,000원 | 등록일 2025.06.29

다운로드 장바구니
판매자 표지

[전자공학응용실험] 차동 증폭기 기초 실험 예비레포트

으로 인가되어 출력으로 나오는 회로를 구성한다. 이 때 입력과 출력은 두 신호의 차이로 계산되기에 Bias값의 노이즈는 제거된다. 그렇게 회로를 구성하고 두 MOS의 소스 단자 ... 는 것이고 이로 인해 output의 Bias 값도 약간의 흔들림을 갖게 된다. 이를 해결하기 위해 기존에 써오던 것처럼 단일 입력과 단일출력으로 이루어진 회로가 아닌 두 신호가 입력 ... length modulation을 고려하고자 한다면 그 식은 아래와 같다.다시 Differential pair를 보면, 입력은 두 신호의 차로 나타낸다. 이 때 DC Bias

리포트 | 6페이지 | 2,500원 | 등록일 2022.12.19

다운로드 장바구니
판매자 표지

중앙대 전전 전자회로설계실습 예비보고서 Common Emitter Amp

어진다. 입력신호의 크기를 줄이기 위하여 �� 단자와 접지 사이에 50Ω보다 작은 저항 �� 를 연결한 회로에 대하여 ��/|��| 가 95%이상이 되도록 저항을 PSPICE ... >(I) Gain은 출력이 입력과 닮은꼴 일 때만 의미가 있다. 그러나 위와 같이 입력전압 이 20mVpp인 경우 출력파형이 왜곡(distortion) 되므로 gain의 의미가 없 ... 로 구한다. 이 저항과 function generator 출력저항 50Ω은 voltage divider가 되어 증폭기의 입력전압이 낮아지므로 overall voltage gain

리포트 | 11페이지 | 1,000원 | 등록일 2023.03.01 | 수정일 2024.03.06

다운로드 장바구니
판매자 표지

[A+보고서] 회로실험 쉬프터 레지스터 결과보고서

입력 스위치 S1의 출력을 SI단자(직렬 입력단자)에 연결하고 누름 스위치 출력을 CLOCK에 접속하라. SI를 ON으로 한 상태에서 누름 스위치를 한번 눌러라. 이와 같이 반복 ... 쉬프트 레지스터회로실험2 7주차 결과보고서? 실험 결과실험1. SN7474를 이용하여 의 회로를 구성하라. 먼저 PRESET 단자를 잠시 0으로 하였다가 1로 놓아라. 데이터 ... 하여 1001을 네 번 클럭펄스를 사용하여 차례로 직렬로 입력시키면서 그때마다 ABCD의 출력을 관측하여 표를 만들어라.DataCLKABCD1↑10000↑01001↑10101↑1101

리포트 | 4페이지 | 1,000원 | 등록일 2022.12.22 | 수정일 2024.07.21

다운로드 장바구니
판매자 표지

A+ 일반물리학 다이오드2 실험보고서

를 알아본다.(2) 배경이론1. 직류 전류와 교류 전류① 직류 전류 : 시간이 지나도 전류의 크기와 전압이 같은 전류② 교류 전류 : 출력단자의 +,- 교체의 유무에 따라 전체 전류방향 ... 의 전류 흐름은 막음으로 교류 전류를 직류 전류로 바꾸는 정류- 입력전압이 (+)일 때 출력 전압은 입력전압과 거의 같고, 입력전압이 (-)일 때 출력 전압은 거의 0이 된다 ... .③ 전파 정류- 반파 정류와 반대되며 양쪽 방향의 전류를 모두 한 방향으로 흐르게 하는 정류- 입력전압이 (+)일 때 출력 전압은 입력전압과 거의 같고, 입력전압이 (-)일 때 출력

리포트 | 5페이지 | 1,500원 | 등록일 2022.04.27

다운로드 장바구니
[디지털공학개론]기본 플립플롭들 회로도 진리표 여기표 Preset 입력과 Clear입력 비동기식 J-K 플립플롭의 회로도 멀티바이브레이터의 종류특성

의 J와 K단자를 연결한 것으로 입력단자가 T하나이며 입력이 있을때마다 플립플롭의 값이 반전된다. 이런한 기능은 주로 계수기(Counter)회로에 사용된다.D플립플롭은 입력된 내뇽과 ... ) 단자를 가지고 있는 경우도 있다. 예로써, 그림 7-12에 비동기식 PR, CLR 단자를 갖는 JK 플립플롭을 나타내었다. 그림에서 PR과 CLR 입력단자에 있는 작은 원은 이 ... 단자에 1이 입력되어야 함을 유의하여야 한다.< 동기식 Preset, Clear 단자를 갖는 JK 플립플롭>플립플롭의 비동기식 입력 Preset, Clear의 사용원래 플립플롭

리포트 | 9페이지 | 9,000원 | 등록일 2021.05.07

다운로드 장바구니
다이오드를 이용한 전파 정류기와 전파 피크 정류기 실험

.② 변압기의 1차측 입력 전압v _{ac}는 220 V(rms) 60Hz의 가정용 교류 전압이다.v _{ac}를 변압기의 1차측에 연결하고, 2차측의 9 V(rms) 단자를D ... 1. 목적다이오드를 이용한 전파 정류기와 전파 피크 정류기를 실험을 통해 이해한다.2. 이론1) 전파 정류기전파 정류기는 입력 사인파의 반파만을 이용하는 반파 정류기와는 달리 ... , 입력 사인파의 두 반파를 모두 이용한다.2) 전파 피크 정류기커패시터를 이용해 출력 직류 전압은 반파 정류기에서와 마찬가지로 입력 사인파의피크값과 거의 같지만, 리플 주파수는 입력

리포트 | 13페이지 | 1,500원 | 등록일 2022.04.19 | 수정일 2022.04.23

다운로드 장바구니
인하대 전자회로실험1, 전자공학실험1 ANALOG

아날로그 신호를 입력 받아 디지털 신호로 변환하는 과정이 매우 신기하였다. 처음에 부저를 아날로그 단자 쪽에, 스위치를 디지털 단자 쪽에 연결하여 실험이 원활히 진행 되지 않 ... 신호를 입력 받아 부저쪽으로 전달하였다. 그 결과 원하는 실험 결과 값이 나왔다. 이번 시행착오를 경험 삼아 다음 실험에서는 입력과 출력 신호를 잘 구별하여 정확한 단자 위치 ... 학번: 이름: ( 조)Lab3. ANALOG실험① 스위치/부저코드 및 주석int notes[] = {262,204,330}; //Buzzer 입력 값void setup

리포트 | 5페이지 | 1,000원 | 등록일 2021.04.01

다운로드 장바구니
인천대학교 전자기학실험 OP amp 과제

Amplifier, OP-Amp):① 다른 전기소자와 사용하여 신호 처리에 적합한 집적회로(Integrated Circuit, IC)의 능동소자② 입력 단자: 반전 입력, 비반전 입력 ... 1. 목 적실험1의 목적: 반전 및 비반전 증폭 회로의 회로 구성을 학습하고 입력전압과 출력전압 사이의 위상 관계를 알아본다. 또한 입력 및 출력 전압을 측정하여 증폭도를 구하 ... ③ 출력 단자: 단일 출력④ 부가적인 단자: 양(+)의 전원, 음(-)의 전원< 중 략 >3. 기구 및 장치■ 실험1:① 계측기(Function generator

리포트 | 11페이지 | 3,000원 | 등록일 2021.07.22

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털 회로설계실습 위상제어루프(PLL) 결과보고서

와 같이 Bread Board에 조성한 위상 제어 루프 회로도의 인버터 입출력을 확인하였다. 이를 위해 인버터 입출력 포트인 A1단자에 입력 신호를 가하여 Y1단자 의 전압 파형 ... 1단자와 Y1단자에 각각 연결하였지만 Pin 고장으로 A2와 Y2 단자를 사용하였다.또한 은 Function Generator로 74HC04 입력 단자 A2에 가한 입력 전압 파형 ... . 위상제어루프의 설계위상 제어 루프를 구성한다.(Op Amp의 동작전원은+V``이고, Logic Gate의 동작 전원은5V``&`GND`이다.) 입력 단에 기준신호

리포트 | 8페이지 | 1,500원 | 등록일 2021.09.01

다운로드 장바구니
판매자 표지

소오스 팔로워 [A+/PSpice/배경이론포함(교재카피)/예비레포트] 전자회로실험,이강윤

7000(NMOSFET) (1개)• 저항• 커패시터• 브레드보드3. 배경 이론아래 그림과 같이 소스 팔로워 회로에서 입력은 게이트 단자에 인가되고, 출력은 소스 단자에서 감지 ... 된다. 드레인 단자가 공통이므로, 공통 드레인 증폭기라고 할 수 있다. 출력 신호가 입력 신호를 따라가기 때문에 라는 용어를 더 많이 사용한다. 또한 출력 신호의 DC 레벨이 입력 신호 ... 하면 전압 이득의 급격한 감소를 막을 수 있다. 또한 게이트 단자에 입력을 인가하므로, 공통 소스 증폭기와 입력 임피던스가 같음을 알 수 있다4. 실험 회로 및 실험 절차-실험회로

리포트 | 10페이지 | 1,000원 | 등록일 2021.06.19 | 수정일 2024.02.28

다운로드 장바구니
판매자 표지

A+ 2021 중앙대학교 전기회로설계실습 예비보고서 06 계측장비 및 교류전원의 접지상태의 측정방법설계

단자에 다른 도입선을 2번 교류전원 power outlet의 접지 단자에 연결한다.3. 두 접지 단자 사이의 전압을 측정한다.3.2(a) Function Generator의 출력 ... 저항은 얼마인가? DMM과 오실로스코프의 입력 저항은 각각 얼마인가?Function Generator의 출력 저항은 대부분 50[Ω] 이다.DMM의 입력 저항은 설계 실습 2에서 약 ... 10[MΩ]을 갖는 것을 확인했다.오실로스코프의 입력 저항은 보통 1[MΩ]이 많이 사용되고, 고가의 고속 오실로스코프는1[MΩ] 뿐만 아니라 50[Ω]의 입력 저항을 가지고 있

리포트 | 5페이지 | 1,000원 | 등록일 2022.09.01

다운로드 장바구니
판매자 표지

디지털공학개론(1. 카운터의 응용으로 디지털 시계의 회로도를 완성해 가는 과정 설명/ 2.4가지 기본형 레지스터의 분류에 속하는 IC들 정리)

주종형 플립플롭을 직렬로 연결하여 구성한 직렬입력 - 직렬출력 레지스터2) 직렬 데이터를 A 로만 받아들이려면 입력 단자 B를 논리 0으로 해야 함▶직렬입력 ? 병렬출력74164 ... 레지스터의 출력이 Clear3) CLR = 1이면, 정상동작→ 클록의 상승 에지마다 입력 단자로 들어온 직렬 데이터가 시프트하여 저장▶병렬입력 - 직렬출력74164(8Bit ... 의 출력이 Clear3) CLR = 1이면, 정상동작→ 클록의 상승 에지마다 입력 단자로 들어온 직렬 데이터가 시프트하여 저장

리포트 | 8페이지 | 2,500원 | 등록일 2023.01.17 | 수정일 2024.05.14

다운로드 장바구니
전자회로실험 OP AMP 반전 증폭기

의 두 입력단자로 들어가는 전류가 무시할 수 있을 정도로 작다고 가정하면, 반전증폭기의 전압이득A _{v}는 식 (20.1)과 같다.A _{v} = {v _{O}} over {v ... 와 진폭을 확인한다. 확인이 완료되면 실험회로의v_S 단자에 연결한다.④ 결과값 측정하기· 오실로스코프의 CH1로 입력전압v_S의 첨두-첨두값을 측정하고, CH2로 출력전압v_O의 첨두 ... ) 단자에 연결한다.④ 결과값 측정하기· 오실로스코프의 CH1로 입력전압v_S의 첨두-첨두값을 측정하고, CH2로 출력전압v_O의 첨두-첨두값을 측정하여 [표 20-3]의R _{1

리포트 | 9페이지 | 1,000원 | 등록일 2021.06.16

다운로드 장바구니
광운대학교 전기공학실험 실험8. 숫자표시기와 응용 결과레포트 [참고용]

(Lamp Test): 입력단자, LOW 시 7개 모두 점등 > 접속 및 밝기 점검2) RBI(Ripple Blanking Input): LOW 시 입력이 0일 때 LED 모두 ... 소등3) RBO(Ripple Blanking Output): 출력단자, 모든 LED 소멸 시 LOW출력4) BI(Blanking Input): 입력단자, LOW 시 모든 LED 소등 ... ~1111)에는 특별한 형태의 문자(사진참고)가 표시된다.7447/6 핀배치6, 9 꼬리 변화, 범위 밖의 숫자 표현 예시디코더-숫자표시기 결합3-2-1. 단자: 명칭 및 역할:1) LT

리포트 | 9페이지 | 1,500원 | 등록일 2024.01.02

다운로드 장바구니
충북대 기초회로실험 쉬프트 레지스터 예비

형(Parallel input/output) 쉬프트 레지스터병렬형 쉬프트 레지스터에서 4비트의 병렬입력단자에 각각의 데이터(1 또는 0)를 가하여 놓고 데이터 제어단자(mode ... 출력이 “0”이 되어 플립플롭을 reset시켜 Q를 0으로 하므로 각각의 입력단자에 가해진 데이터가 대응되는 플립플롭에 넣어진다. 데이터 제어단자가 0이 되면 각 플립플롭의 PR ... 이나 CLR이 1이 되므로 병렬 데이터 입력을 플립플롭에 넣을 수가 없게 된다. 또한 CP에 가해지는 클럭펄스는 각 플립플롭에 저장된 데이터를 오른쪽으로 이동시켜서 y 단자로 직렬출력

리포트 | 3페이지 | 1,000원 | 등록일 2021.09.10

다운로드 장바구니
계측장비 및 교류전원의 접지상태의 측정방법설계 결과보고서 (보고서 점수 만점/A+)

요약먼저 실험실 벽면의 두 개의 소켓의 접지단자 사이의 전압을 측정한 결과 두 단자가 접지를 공유하고 있음을 알 수 있었다.그리고 주파수가 DMM 측정값에 미치는 영향을 알 ... 을 확인하였고, 오실로스코프의 CH1, CH2 접지는 서로 연결되어있다는 것 역시 확인할 수 있었다. 또한 오실로스코프의 MATH기능에 대해 알아보았다.오실로스코프의 입력저항을 이해 ... 하기 위해 기존 저항들을 1MΩ저항으로 변경하여 실험을진행했다. 오실로스코프의 입력 저항 역시 1MΩ이기에 앞선 실험들처럼 저항을 무시할 수있을 정도로 오실로스코프 입력저항이 크

리포트 | 14페이지 | 2,000원 | 등록일 2023.01.06

다운로드 장바구니
[A+]전자회로설계실습 예비보고서 2

시키면 입력 단자간의 전위차가 존재하지 않으므로 이상적인 OP-Amp를 가정할 경우 출력전압은 0V가 된다. 그러나 실제 OP-Amp의 경우에는 OP-Amp 내부에 그림 1과 같이 ... 3. 설계 실습 계획서 3.1 Offset Voltage, Slew Rate 3.1.1 Offset Voltage 개념 (A) 아래의 그림 1과 같이 두 입력단자를 모두 접지 ... 실제로는 이런 방법을 사용할 수 없다. 그 이유가 무엇인지 기술한다. OP-Amp의 출력전압은 소자에 인가한 전원전압에 따라 한계 출력전압이 결정된다. 따라서 일정 입력전압

리포트 | 10페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니

이전10개 12 13 14 15 161718 19 20 21 다음10개

파워링크

신청하기