"시프트레지스터"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

시프트 레지스터 존슨 카운터 Shift Register 신호등 프로그램 verilog 컴퓨터구조 아주대 labview 10진 ALU

판매자 표지는 다운로드시 포함되지 않습니다.

"시프트레지스터" 검색결과 321-340 / 615건

전전컴설계실험2-8주차결과

한 셀에 원하는 방향으로 자리옮김(Shift)을 시킬 수 있는 레지스터를 시프트 레지스터(Shift Register)라고 한다. 시프트 레지스터의 논리적 배치는 한 플립플롭의 출력 ... -8주차 Post Lab#6-Sequential-Logic-Design-Ⅰ(Flip-Flop, Register and SIPO)학과전자전기컴퓨터공학부학번2009440138이름 ... 번 실험은 순차 논리 회로에 대해 기본 개념을 이해하고 Flip-Flop과 4-bit Shift Register의 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제

리포트 | 16페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
논리회로실험 11주차 예비보고서

요소를 익힌다.- ALU의 작동 원리를 실험을 통해 익힌다.2. 기본이론? ALU의 개요대부분의 컴퓨터의 동작은 산술논리장치가 처리한다. 산술논리장치는 프로세서 레지스터로부터 데이터 ... 를 얻는다. 이 데이터는 처리되고 연산의 결과는 산술논리장치 출력 레지스터에 저장된다.? ALU의 의미A와 B는 연산자이다. R은 출력이고 F는 제어장치로부터의 입력이며, D ... 해지고 있는 연산자, 누산기에 저장된 결과, 그리고 시프트 된 결과들을 저장하기 위한 공간을 가지고 있으며, ALU내의 비트의 흐름과, 그 안에서 수행된 연산들은 게이트 회로

리포트 | 3페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
순차회로 설계 결과보고서

때 출력값은 항상 값을 유지하였다.2. 8비트 시프트 레지스터 VHDL 코딩(1) 소스 코드 - D F/FD F/F8bit shift register- reset에 1이 입력 ... 결과보고서 #6실험 6. 순차회로 설계1. 실험 목표- 순차회로의 기본요소인 Latch와 Flip-Flop에 대하여 알아보고, 이를 응용한 레지스터의 작동 방식에 대해서도 이해 ... 2. 레지스터1. D F/F 8개를 가지는 병렬 레지스터 스키메틱 설계(1) Schematic Design병렬 레지스터 Schematic Design 1병렬 레지스터

리포트 | 9페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
실험6 예비보고서

실험 6. Shift Register & Counter (예비)1. 실험 목적시프트 레지스터와 링 카운터의 동작 원리와 특성을 이해한다. 또한 2진 시스템에서의 숫자표시를 이해 ... 면 그림 5는 비동기 입력과 우측 시프트 레지스터를 사용하는 병렬입력과 동기단자 J, K와 클록을 사용하는 직렬 출력 동작을 할 수 있는 J-K F/F의 연결도를 나타낸 것이다. 동작 ... 은 서로 다른 시간에 발생한다. 예를 들면 병렬 입력 데이터에서 단일 병렬 전송 펄스가 4개의 플립플롭 단, 레지스터로 전송된다. 마지막 시간에 4개의 시프트 펄스 열은 저장

리포트 | 15페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
기초전자공학 실험2 USART 화재 경보기

레이트 발생기로 구성 되어 있고, XCK핀은 동기식 전송 모드에서만 사용된다.송신기는 송신용 버퍼(UDR)와 직렬 시프트 레지스터와 패리티 발생기와 제어 로직으로 구성되어 있으며 수신 ... 기는 복구장치, 패리티 검사기, 제어로직, 시프트레지스터 그리고 2레벨 수신 버퍼(UDR)로 구성되어 있다. 복구 장치는 클록 및 데이터를 복구하는장치로서 비동기식 데이터 수신 ... 적으로 Top는 “Clock Generator", "Transmitter","Receiver"로 나누며 “USART Control and Status Register A, B, C

리포트 | 56페이지 | 1,000원 | 등록일 2014.07.09

다운로드 장바구니
연산회로 예비보고서

만을 이용하여 N비트의 가산을 할 수 있는 가산기입니다.직렬 가산기를 만들기 위해서는 시프트 레지스터 두 개에 각각 A, B 를 넣어 LSB가 오른쪽 끝에 오도록 하고, 전가산기의 합 ... 과 자리올림을 저장할 레지스터와 플립플롭을 가산기에 연결하면 곧 직렬 가산기 회로가 됩니다.■반감산기와 전감산기-반감산기는 반가산기와 마찬가지로 두 개의 입력에 대한 감산기이며, 전

리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니
마이크로프로세서 10번째 예비

프레임 오류가 발생하면 4번 비트 프레임 오류가 세트될 수 있다.수신 버퍼에 현재 읽지 않은 두 개의 수신 문자가 들어와 있는 상태에서 수신 시프트 레지스터에 새로운 문자가 들어와 ... 세 번째 문자의 시작비트가 검출되면 3번비트인 오버런오류가세트될 수 있다.USCSR0C 레지스터의 UPM10 비트를 1로 설정했다면 수신하는 동안 패리티 오류가 발생했을 때 2번

리포트 | 3페이지 | 1,000원 | 등록일 2014.05.18

다운로드 장바구니
시프트 플립플롭 실험보고서

① 시프트 레지스터는 잠정적인 데이터 저장을 목적으로 일련의 플립플롭들을 연결한 것으로서, 클럭 펄스(CLK) 가 들어올 때 마다 저장 데이터들(2진 정보)이 좌우의 플립플롭 ... 들로 이동한다.시프트 레지스터는 데이터 입력을 넣어주는 방법에 따라 직렬입력 (serial-in) 과 병렬 입력 (parallel-in) 으로 나누고, 데이터 출력을 취하는 방법에 따라 ... 직렬 출력 (serial-out) 과 병렬 출력 (parallel-out) 으로 나눈다.직렬입력-병렬출력 시프트 레지스터병렬입력-병렬출력 시프트 레지스터즉, 위의 그림 밖

리포트 | 6페이지 | 1,000원 | 등록일 2011.12.10

다운로드 장바구니
논리회로실험 - 제 6장 VDHL의 순차회로 중 shift를 설계 결과보고서

쉬프트와 같음6)DIP Switch를 통한 Shift Register Control7)분주회로-LED의 움직임을 눈으로 확인하기 위하여 클럭을 1Hz로 분주-트레이닝 키트에 있는 4 ... (1)설계 사항2)-shift register를 설계한다. 여기서 mode의 입력에 따른 3개의 shift register(Circular, Logical, Arithmetic s ... 트 연산시 부호비트를 유지하면서 쉬프트를 한다. 여기서 양수 일 때 부호 비트는 0으로 유지/음수 일 때 부호 비트는 1로 유지해야하고 왼쪽 시프트일 때는 logical shift

리포트 | 15페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
Labview 구조문 1

이 나와 바꿔보고 싶었으나 잘 되지 않았다.2.3)은 2.2)의 시프트 레지스터를 Feedback node로 대체하는 구조문으로서 책을 찾아봐도 Feedback node에 대하여 알 ... 이 있어 사용하고자 하는 설계에 맞게 선택하여 이용할 수 있다2.본론과제1) while loop 와 shift registers를 이용하여 프로그래밍1.1)은 지난 시간에 배운 난수 ... 를 이끌어 낸다. 그 다음 입력값과 비교하여 입력한 값보다 커질 때 루프가 멈추도록 한다. 또한 루프가 몇 번 반복하였는지 인디케이터를 이용하여 표현한다.1.2)는 시프트 레지스트

리포트 | 4페이지 | 1,000원 | 등록일 2013.01.04

다운로드 장바구니
디지털공학 시프트 카운터

upply4. IC ( 7476 2개 )◎ 관련 이론링 카운터는 시프트 레지스터를 응용한 가장 간단한 카운터로서 직렬입력, 병렬 출력 시프트 레지스터의 최종 출력을 다시 입력에 귀환 ... 시킨 일종의 순환 시프트 레지스터이다. 링 카운터는 항상 첫 번째 플립 플롭의 출력를 1로, 나머지 플립 플롭은 모두 0이 되게 preset 과 Reset를 걸어 준다. 그렇게 함 ... 으로써 클록 펄스() 인가 수 에 따라,,에 논리 1이 시프트(shift)된다.일반적으로 N 개의 플립 플롭으로 구성된 링 카운터는 N가지의 출력상태가 나오며 84212진카운터가가지 임

리포트 | 6페이지 | 1,000원 | 등록일 2012.04.07

다운로드 장바구니
아주대 논회실 실험7 결과보고서

한다.③ CLR 스위치를 접지에 연결해 시프트 레지스터 내의 모든 정보를 없애고 다시 +단자에 연결한다.④ 첫 번째 J-K F/F IC의 핀 2와 7에 연결된 PR단자를 접지에 연결 ... 결과보고서.실험 1) 6bit shift Right Register1) 실험과정 및 결과(CLR=0, PRE1,2=1, 을 넣었을때는 CLR셋이 active 상태이므로 켜지지 않 ... 는다.? 74HC00과 74HC76 이용하여, 6bit shift Right Register를 만든다.(CLR=1, PRE1,2=0 을 넣었을때는 CLR셋이 활성화로 ,가 켜진다

리포트 | 4페이지 | 1,500원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
컴퓨터 시스템 구조 2장 연습문제

과 같은 시프트 레지스터로 직렬 출력이 직렬 입력에 연결되어 있다. 초기의 상태가 1000이라고 할 때, 각 시프트 후의 네 개 플립플롭 상태를 나열하여라.2-15. 그림 2-9 ... 의 병렬 로드를 가진 4비트 양방향 시프트 레지스터가 하나의 IC에 포장되어 있다.a. 모든 입력과 출력 단자를 가지고 있는 IC의 블록도를 그려라. 두 핀은 전력 공급용으로 사용 ... 된다.b. 이 IC 두 개를 연결하여 병렬 로드를 가진 8비트 양방향 시프트 레지스터를 구성하고 블록도를 그려라.2-21. 4096×16 용량의 메모리를 구성하려면 128×8메모리 칩이 몇 개나 필요한가?

리포트 | 2페이지 | 1,000원 | 등록일 2011.12.02

다운로드 장바구니
Verilog HDL

되유지하드웨어 레지스터를 모델링하기 위해 사용될 수 있음*edge－sensitive (플립플롭 등)와 level－sensitive (래치 등)의 저장소자들을 모델링할 수 있 ... 의 후, 비어 있는 비트에 0을 채움>>> : 우측 피연산자 값만큼 우측으로 시프트 후, 비어 있는 비트에 좌측 피연산자의 MSB를 채움우측 피연산자x 또는 z가 포함된 경우 ... , 시프트 연산의 결과 값은 x항상 unsigned 수예조건 연산자조건 연산자expression1이 참(1, 즉 0, x 또는 z가 아닌 값)으로 평가되면 expression2의 값

리포트 | 77페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
7주차 예비보고서(시리얼 인터페이스)

가 r {16+2(TWBR) BULLET 4 ^{TWPS}}② TWCR(TWI Bit Control Register) : TWI 제어 레지스터이다. 비트7은 TWI 인터럽트 플래그 ... 를 제어하기 위한 비트이다.④ TWDR(TWI Bit Data Register) : TWI 데이터 레지스터로 전송모드에서 TWDR은 전송될 다음 바이트를 포함한다. 수신 모드 ... Bit Slave Address Register) : TWI 슬레이브 어드레스 레지스터로, 슬레이브 모드로사용될 때 슬레이브 어드레스를 저장하는 레지스터이다. 비트 7-1은 TWI

리포트 | 12페이지 | 2,000원 | 등록일 2014.07.08 | 수정일 2023.09.07

다운로드 장바구니
연산방식

의 비트를 연산하기 위해서는 n 회의 덧셈과 시프트 명령이 있어야 하므로 연산 시간이 많이 걸린다.- 회로도3. 병렬 연산병렬 연산은 레지스터에 기억된 n개의 비트가 동시에 연산 ... 연산방식에 대해 기술하시오.1. 연산이란연산이란 컴퓨터의 외부로부터 입력되는 자료, 기억 장치 내에 보관된 자료, 중앙 처리 장치(CPU) 내의 기억 장치인 레지스터에 보관 ... 되도록 하는 것이다.- 장점 : 병렬 연산은 연산 시간이 짧다. 그 이유는, n 비트를 연산하기 위한 연산 명령은 1회로 끝나기 때문이다.- 단점 : 병렬 연산은 레지스터의 내용

리포트 | 4페이지 | 1,000원 | 등록일 2012.12.06

다운로드 장바구니
레지스터 실험 예비보고서

실험 제목레지스터(Register) 실험실험 목적레지스터의 기본 원리를 이해한다.시프트 레지스터(Shift register)를 이용한 카운터의 동작을 이해한다.기본 이론레지스터 ... 시프트 레지스터(parallel in/serial out shift register)는 데이터가 직렬처럼 한 비트씩 들어가지 않고, 각 단에 병렬로 동시에 데이터가들어간다.그러나 그 ... 와 같이 여러개의 F/F이 결합되어 2진데이터를 저장하고, 전송이 가능한 동기 시스템을 (시프트 레지스터(Shift Register) )라 한다.4. 링 카운터에 대해 설명하시오.링

리포트 | 7페이지 | 1,000원 | 등록일 2011.09.16

다운로드 장바구니
4bit 가감산 계산기 설계

했고 SLSI, SRSI 단자는 시프트와 관련된 단자이기 때문에 그라운드로 묶어서 비활성화 시켰다. CLRN 단자 또한 High로 비활성화 시켰다. A, B 레지스터의 S0, S1 단자 ... 스위치인 SA, SB의 데이터를 읽어 들여 1bit 명령어 IR을 해석하여 ALU에서 연산을 A 레지스터에 저장하고 display한다. 여기서 괄호 안의 수는 레지스터의 bit 수 ... 를 의미한다. C 레지스터는 carry로 쓰이며, START는 계산 시작을 알린다.● 계산기 동작Operation CodeAction SequenceSIR = 0→C, A ← SA

리포트 | 8페이지 | 2,000원 | 등록일 2013.05.28

다운로드 장바구니
판매자 표지

컴퓨터 네트워크 연습문제 풀이

과 같은 시프트 레지스터로 직력 출력이 직렬 입력에 연결 되어 있다. 초기의 상태가 1000이라고 할 때, 각 시프트 후의 네 개 플립플롭 상태를 나열하여라.0null32space ... 개의 그레이코드를 나열해 보아라.4장 레지스터 전송과 마이크로 연산3) 다음의 조건부 제어문을 제어 함수를 갖는 두 개의 레지스터 전송문으로 나타내어 보아라.IF(P=1)then (R1

시험자료 | 3페이지 | 3,000원 | 등록일 2015.04.24

다운로드 장바구니
판매자 표지

전기공학실험 마이크로컨트롤러 발표 자료 PPT

마이크로 컨트롤러 - AVR -마이크로프로세서 VS 마이크로컨트롤러 1971 년 인텔에 의해 세계 최초로 8080 이 개발 연산 , 제어 및 레지스터 라는 임시 메모리로 구성 ... 된 집적회로 (IC) 소자 컴퓨터의 중앙처리장치 (CPU) 역할을 수행 레지스터라고 불리는 아주 작은 기억 소자를 이용하여 산술 및 논리연산 ( 덧셈 , 뺄셈 , 두 수의 비교 그리고 ... 시프트 등 ) 을 수행하도록 설계 . 단일 칩 또는 원 칩 마이크로컴퓨터 CPU, 기억장치 (RAM, ROM), 입출력장치 (I/O) 장치 등을 하나의 칩 에 내장한 직접회로

리포트 | 20페이지 | 2,000원 | 등록일 2014.05.27

다운로드 장바구니

이전10개 12 13 14 15 161718 19 20 21 다음10개

파워링크

신청하기