"감산회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

4비트 가감산기 가산기와 감산기 감산기실험 가산기 지식백과 가산기 감산기

판매자 표지는 다운로드시 포함되지 않습니다.

"감산회로" 검색결과 321-340 / 782건

OP-AMP 증폭실험 결과 보고서

는데, 아마 이는 우리가 가해준 전압이 표시된 전압보다 커서, 멀티미터로 측정하였을 때, 측정 전압값이 더 크게 나왔으리라 예상된다.(4) 감산기1) 그림 9-5의 회로도를 결선하라 ... 1. 실험 결과 및 분석(1) 반전 증폭기1) 그림 9-6은 그림 9-2를 실제 OP-AMP IC 와 맵핑시킨 그림이다.핀 번호에 주의하여 회로를 꾸며라. (1㏀ ,1㏀ )2 ... IC 그림을 참고하여 [그림 9-3]의 회로도를 실현하라.(1㏀ ,1㏀ )2) 741에 전원을 공급하고, 입력단에=1[V] , 60[Hz]의 정현파를 인가할 때 출력파형

리포트 | 10페이지 | 1,000원 | 등록일 2016.03.19

다운로드 장바구니
4bit 가감산 계산기 설계

이 쉬운 것으로, 한 state에 대해한 flip-flop (one flip-flop per state)방법이라 하며 flip-flop을 많이 써서 회로는 비능률적이지만, 설계하는데 ... 노력과 시간이 적게 드는 장점이 있다.시뮬레이션 회로 상에서는 START, SIR에 스위치를 사용하는 대신에 직접 입력을 넣어 주었다. 또한 JK플립플롭의 CLRN 단자를 제외한 D ... +BHHH4C, A←A-BHHH5No operationHLL나머지 micro operations회로에서는 8x4 Mux를 이용해 표현하였고 SEL 단자는 아래의 ‘전체 시스템 제어 블록

리포트 | 8페이지 | 2,000원 | 등록일 2013.05.28

다운로드 장바구니
논리회로실험 결과보고서6 Latch & Flip-Flop

능력이 없다. 지금까지 실험해온 가산기, 감산기, 디코더 등이 해당된다고 할 수 있다.? 순차논리회로란 상태 값을 저장하여 그 상태 값이 다시 입력으로 전해져, 다음 상태 값 ... 6. Latch & Flip-Flop실험 과정 및 결과Part 1. R-S Latch with Enable74HC00을 이용하여 만든 R-S Latch 회로이다. Enable ... Latch 회로이다. Enable 단자가 달려있어서 C=1일 때, 작동하였다. D에 High가 들어가면 Q가 High를 출력하고, Low가 들어가면 Q도 Low를 출력하였다. 실험

리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
10주차 가산기 & 감산기

실험 목적– 반가산기와 전가산기의 논리와 회로의 이해– 반감산기와 전감산기의 논리와 회로의 이해실험과정1. 반가산기의 회로를 구현하기 위해 Quatrus ll를 이용하여 두 결과 ... 값 s와 c의 결과 값이 서로 일치하는지를 Modelsim을 이용하여 증명하자1) 회로도반가산기의 회로를 나타낸 회로도의 사진이다. XOR, AND 두 개의 게이트로 이루어진 것 ... 한 기능은 아래 파형을 보며 분석해보도록 한다.2) 파형Modelsim을 활용하여 위의 회로의 파형을 얻어보았다. 위에서부터 차례로 a, b, co, s 이다. 10진수의 덧셈

리포트 | 8페이지 | 1,000원 | 등록일 2014.10.12

다운로드 장바구니
기초전자공학실험2 Adder (가산기)

-감산기를 두 번 쓰거나 [그림 1]의 선택적 보수기를 통해 이루어진다.A - B 감산을 위한 회로는 리플캐리 가산기처럼 B단자와 상응하는 전가산기 입력 사이에 위치하는 병렬가산기 ... Digit Adder를 구현한다. Full Adder를 응용하여 2 bit Subtractor(감산기)를 구현한다.4.BackgroundHalf Adder (반가산기)컴퓨터로 이진숫자 ... 를 덧셈하기 위해 사용되는 논리 회로이다. 반가산기는 2개의 입력(비트)을 받고, 다시 2개의 출력을 생성한다. 출력은 2개의 출력, 즉 합(sum)과 자리올림비트(carry bit

리포트 | 34페이지 | 1,000원 | 등록일 2014.07.09

다운로드 장바구니
[서평] 디지털 논리회로

다.3. 분할 합병기본 연산 회로는 가산기, 감산기, 곱셈기가 있다.조합 논리회로는 코드 변환기, 패리티 발생기 검사기, BCD 세븐 세그먼트, 인코더, 디코더, 멀티플렉스가 있 ... [서평] 디지털 논리회로김형근, 손진곤 공저. 한국방송통신대학교출판문화원 2015년 1월 25일 2개정판 4쇄 발행1. 수학컴퓨터 실체(아날로그)를 추상(디지털)하는 기능을 가지 ... 이 있다. 영어로는 excitation table 이다. 차라리 영어가 쉽다는 느낌이다.243쪽이다.외부 입력과 FF가 합해져서 회로의 출력이 된다. FF를 입력 방정식이라 하

리포트 | 3페이지 | 1,000원 | 등록일 2016.06.23 | 수정일 2018.12.25

다운로드 장바구니
[컴퓨터공학기초설계및실험1 예비레포트] 비동기 계수회로

를 이해하고 동작 특성을 익힌다. 가산 계수회로와 감산 계수회로의 차이점을 익힘으로써 플립플롭의 응용 능력을 배양한다.원리(배경지식)비동기 계수회로는 플립플롭(flip flop ... 마다 증가하는 방향으로 하나씩 계수하는 것을 가산 계수회로(up counter)라 하고 이것과 반대로 클럭펄스가 들어올 때마다 감소하는 순으로 계수하는 것을 감산 계수회로(down c ... 컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:비동기 계수회로 (예비)예비보고서제목 및 목적제목비동기 계수회로(Asynchronous Counter)목적비동기 계수회로의 원리

리포트 | 3페이지 | 1,000원 | 등록일 2015.03.16

다운로드 장바구니
전전컴설계실험2-6주차결과

감산기를 구현하는 것이다. 1-bit 감산기에서 감산연산은 피감수비트의 반전비트와 감수비트의 가산연산으로서 작용이 포함되어 있기 때문에 감산논리회로는 가산논리회로를 포함하고 있 ... 다. 정확하게는 가산회로의 입력과 출력에 not gate만을 추가해준다. 그 결과 4-bit 감산기도 1-bit 감산기의 Ripple Carry방식의 연결로서 볼 수 있다. 이 점 ... 을 이용해 감산논리회로를 코드로 구현하고, FPGA모듈에 프로그래밍하여, 시뮬레이션과 하드웨어 장비동작으로 검증해본다. 그리고 Comparator의 개념과 구현방법을 이해하여 1-bit

리포트 | 17페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
4비트 전감가산기

+(B의 2보수)와 같이 B에 대한 2의 보수(2's complement)를 취하여 A에 더함으로써 계산할 수 있다. 따라서 실제 회로에서는 주로 감산기를 별도로 설계하지 않 ... ? 설계 제목 - 4비트 전감가산기 ?설계 목표- 4비트 전가산기와 전감산기의 원리를 이해한다.배경이론1) 4비트 전가산기 설계- 이진수의 한자리수을 연산하고, 하위의 자리올림수 ... 의 OR로 구성된다. 입력이 3개 존재해서 (입력 A, 입력 B, 자리올림수 입력) 모두 대등하게 동작한다. 하지만 회로상에서 3개 입력이 대칭되어 있다고 할 수 없다. 입력 A

리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
CDS센서를 이용한 mp3 전원제어 발표자료

CDS 센서를 이용한 mp3 전원제어 디지털 회로실험 2 조목 차 작품선정동기 블록도 회로도 비교기 감산증폭기 시뮬레이션 작품동작시연 문제점작품선정동기 생활하기 편하게 자동 ... 화 . 불이 꺼지면 자동으로 음악이 꺼지도록 .블록도 MP3 Speaker 빛회로도 CDS : 빛에 따라서 저항 값이 바뀜 . 밝을 경우 - CDS 가 낮은 저항값을 갖게 됨 . 어두울 ... 경우 - CDS 가 높은 저항값을 갖게 됨 .비교기 (Comparator) 비반전 입력단자에는 20k 기준전압 . 반전 입력단자에는 CDS 에 의한 전압 .감산증폭기

리포트 | 12페이지 | 1,000원 | 등록일 2014.03.28

다운로드 장바구니
실험 2. 가산기와 감산기 (ADDER & SUBTRACTOR)

된 전가산기전가산기 회로의 시뮬레이션 결과◆ 감산기(Subtractors)이진수의 뺄셈에는 두 가지 방법이 있는데 하나는 보수를 이용하는 것이고 또 하나는 직접 뺄셈을 하는 회로 ... 과 Karnaugh Map은 다음과 같다.xyz000111100010111010xyz000111100010011110전감산기의 회로 - 전가산기에 NOT, AND gate가 추가 ... 가산기는 1개의 반가산기와 n-1개의 전가산기가 필요계산 시간이 빠르나 더하는 비트 수만큼 전가산기가 필요하므로 회로가 복잡하다(4) 이론의 반감산기의 진리표를 참고하여 부울

리포트 | 11페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
가산기

기가 제대로 작동하는 것을 볼 수 있다.이론적인 회로에 대해서 생각해보자면 은 4비트 가산기-감산기 회로이다. 입력 S가 회로의 연산을 제어한다. S=0 일 때 회로는 가산기이고, S=1 ... + 1101110014 ~ 15s3 + 2111010115 ~ 16s3 + 31111110실험결과 비교를 위해 OrCAD를 이용해 와 같이 시뮬레이션 회로도를 만들고 과 같이 입력 값을 시간대 ... 일 때 감산기가 된다. 각각의 XOR 게이트는 입력 S와 B의 입력 중 하나인 B _{i} 를 받는다. S=0일 때 B _{i} OPLUS 0=B _{i}가 된다. 전가산기가 B값

시험자료 | 8페이지 | 1,500원 | 등록일 2015.06.23

다운로드 장바구니
OPAMP-1

:1 감산을 보기 위하여 회로도에 나와있는 4개의 모든 저항의 값을 대략 동일하게 하여 실험을 진행하였다. (-)단자로 들어가는 입력의 DC값을 3V로 주었고, (+)단자로 들어가 ... 는 가산기(Add Circuit)와 입력 전압을 빼주는 감산기(Subtract Circuit)을 설계하여 확인하여 본다.Essential Backgrounds (Required ... 간의 차이를 증폭하는 증폭기이기에 입력 단은 차동 증폭기로 되어있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다

리포트 | 14페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
아주대학교 논리회로실험 실험3 예비보고서

감산기 회로 2개를 이용하여 전감산기 회로를 구성한다.오른쪽 그림에서 노란박스의 경우 0-1이기 때문에1+1을 빌려와B _{out}이 1이 되며 이B _{out}은 다음 계산(빨간 ... Subtractor(반감산기)1. XOR gate 1개, AND gate 1개, NOT gate 1개를이용하여 Bread Board에 그림과 같이 회로를 구성한다.2. A, B 입력 ... 1) 실험목적1. Logic gate를 이용해서 가산기(adder)와 감산기 (substractor)를 구성한다.2. 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및

리포트 | 7페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
CDS센서를 이용한mp3 전원제어

이 멈추게 된다.? 블록도? 회로도? 비교기-비반전입력단에는 20k 기준전압을 반전입력단에는 CDS에 의한 전압을 넣어준다.? 감산증폭기- Audio Signal과 비교기에서 출력 ... 된 신호를 감산한다.? 동작원리CDS는 빛을 감지하는 센서로 밝을 때는 낮은 저항값을 갖고 어두울 때는 높은 저항값을 갖게 된다. 먼저 회로도를 보면 비교기의 반전입력단자에 CDS ... 의 잡음이 섞여 선명한 음질이 출력되지 않음.? 결론 및 토의제출한 텀프제안서에서는 회로도에 비교기와 감산증폭기가 LM741로 되어 있었으나 사정이 생겨 LM324로 대체하여 실험

리포트 | 6페이지 | 1,500원 | 등록일 2014.03.28

다운로드 장바구니
VHDL실습 VGA Pattern Generator

은 감산혼합으로 색의 수가 많을수록 빛의 양이 줄어 어두워지기 때문에 명도가 낮아진다. 반면에 빛은 가산혼합으로 겹치는 빛의 수가 많을수록 명도가 높아진다.즉, 색의 3원색을 모두 ... Board VGA DAC 회로회로는 다음과 같이 구성되어있다. 컴퓨터와 보드를 연결하고 보드와 모니터를 연결한 후, 파일을 보드에 다운받아 모니터에 출력하여 확인한다.2.실습내용3색

리포트 | 14페이지 | 2,000원 | 등록일 2019.04.20

다운로드 장바구니
디지털 회로 연산 예비보고서

4. 디지털 연산 회로1. 실험 목적▶ 반가산기에 대한 동작원리 이해▶ 반감산기에 대한 동작원리 이해▶ 전가산기에 대한 동작원리 이해▶ 전감산기에 대한 동작원리 이해▶ 반가 ... 실험 (시뮬레이션)? 가상실험 결과ABAB00011011▶ 반가산기 회로도▶ NAND Gate를 이용한 반가산기 회로도ABAB00011011▶ 반감산기ABAB00011011▶ 전 ... 가산기ABcn-1ABcn-*************ABcn-1ABcn-1100101110111▶ 전감산기▶ Half adder and subtracter 의 회로도▶ Full

리포트 | 12페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
기초회로실험 결과보고서opamp

.585-1.55.62 kΩ12.427-2.071-23.5감산기(1) 핀번호에 주의하며 회로를 꾸며라.(R1 = 1kΩ , R2 =1kΩV1 = 5V , V2 =3V )(2) 741 ... 기초회로실험 11 주차 보고서목차예비 레포트1. 기초이론2. 실험방법 및 실험값 예측3. 예비 문제결과 레포트< 9 OP-AMP 증폭 실험 >실험 준비물 및 과정실험 결과결론 및 ... 평가예비 레포트< 10 RC 회로의 과도응답 및 정상상태응답 >ProblemRC 회로의 과도응답과 정상사태 응답을 수학적으로 도출하고 실험적으로 그 특성을 확인한다.기초 이론실험

리포트 | 12페이지 | 1,000원 | 등록일 2017.11.17

다운로드 장바구니
OP-AMP(가산기,감산기) 예비,결과보고서

1. 실험 목적 op-amp 회로의 기본 동작 원리를 이론적으로 해석하고, 기본 회로의 동작을 이해한다. 이를 바탕으로 실험 회로를 꾸미고 실험 결과를 통해 이론에서 해석 ... 의 입력단자와 한 개의 출력단자를 갖는다. 연산증폭기는 두 입력단자 전압간의 차이를 증폭하는 차동증폭기로 되어 있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있

리포트 | 5페이지 | 2,000원 | 등록일 2010.09.13

다운로드 장바구니
AND, OR, ADD, Subtract 설계(회로도, 시뮬레이션 결과)

, OR 게이트, 1bit 가감산기를 이용해 1bit ALU를 설계한다.1bit-ALU 회로도여기서 2by1 먹스와 Not 게이트와 + 상자는 1bit 가감산기로 대체한다. 그리고 ... 2_Bit_ALU 설계2bit ALU 설계AND, OR, ADD, Subtract의 4가지 기능을 갖는 2bit ALU를 설계한다.AND 게이트 설계AND 게이트 진리표 및 회로 ... 도AND 게이트 회로도AND 게이트 시뮬레이션 NetlistLibrary symbol 및 SUBCKT 생성AND 게이트 응답 시뮬레이션 결과 및 분석Y+6의 결과를 보면 AND

리포트 | 27페이지 | 3,500원 | 등록일 2014.04.01 | 수정일 2014.04.29

다운로드 장바구니

이전10개 12 13 14 15 161718 19 20 21 다음10개

파워링크

신청하기