"MUX의 회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

mux demux 디멀티플렉서 실험12 멀티플렉서 mycad 2024 ALU 디지털회로설계 전전설2

판매자 표지는 다운로드시 포함되지 않습니다.

"MUX의 회로" 검색결과 301-320 / 567건

2012 아주대 기계공학과 기계공학실험 A+자료 입니다.

은 부속 장치가 설치되어 있다. 첫번째로 여러 개의 신호를 하나의 측정기를 이용하여 측정할 수 있도록 하기 위하여 맨 앞에 아날로그 신호 Multiplexer(MUX) 가 설치되어 있 ... 을 측정하도록 되어 있기 때문에 측정하려는 대상이 전압 이외의 물리량인 경우 적절한 회로를 이용하여 전압이 측정되도록 만들어 주어야 한다.

Non-Ai HUMAN
| 리포트 | 5페이지 | 4,900원 | 등록일 2013.09.28

다운로드 장바구니
컴퓨터 구조 CPU 설계 프로젝트 입니다.

학습해보며, 새로 추가하는 것의 경우에는 어떠한 과정으로 실행되는지 생각해보도록 한다.또한 명령어를 처리하기 위해 필수적인 데이터패스 요소(레지스터, ALU, mux, 메모리 등 ... 를 가져오는 동작인 fetch로 시작된다. 명령어는 ALU와 MUX로 제어되어 들어오게 된다. 그리고 정보, 신호를 전송하는 역할을 수행하는 버스를 통해 명령어들을 상호교환하게 된다 ... 는 위의 과정을 거쳐서 기본 명령어들뿐만 아니라, 추가해야하는 모든 명령어를 실행시킬 수 있는 CPU의 회로도를 완성하였다. 이제 추가시킨 명령어를 실행시킬 수 있도록 ALU

Non-Ai HUMAN
| 리포트 | 24페이지 | 1,500원 | 등록일 2014.12.11 | 수정일 2014.12.12

다운로드 장바구니
디지털 시스템 실험

되어 출력값이 나가게 된다.디멀티플렉서는 멀티플렉서와 반대되는 기능으로 하나의 입력을 통해 들어오는 신호를 선택신호에 따라 복수개의 출력으로 내보내는 회로이다.MUX는 통신회선에 사용 ... 의 회로를 구성하여 본다.·7447을 이용하여 7세그먼트 숫자를 표시한다.실험장비소 모 품비 소 모 품·7-세그먼트74LS08·74LS0474LS11·실 험 내 용멀티플렉서와 디 ... 멀티플렉서실험자료 분석멀티플렉서는 복수개의 입력선으로부터 필요한 데이터를 선택하여 하나의 출력선으로 내보내는 회로이다. S1,S0은 선택신호로 둘의 입력에 따라 I0~I3까지 선택

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2012.07.18

다운로드 장바구니
AD컨버터

- 샘플/홀드회로 탑재로 인하여A/D 동작 동안 전압 고정화- 단극성 아날로그 입력/ 차등입력을 선택할수 있다.- 차등입력에서10배~200배 증폭시켜 A/D가 가능- 포트F는 아날로그 ... Register)76543210REFS1REFS0ADLARMUX4MUX3MUX2MUX1MUX0?Bit 7, 6 ? REFS1, REFS0 (Reference Selection Bit ... 설정(MUX 4~0)? ADC 동작모드설정(ADFR)? ADC 변환 완료 인터럽트 활성화(ADIE)② A/D 컨버터 스타트? ADC 시작신호(ADSC)③ A/D 변환? ADC 변환

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2013.03.09

다운로드 장바구니
먹스 결과레포트

에서 하나를 선택하기 위한 n개의 선택선을 가진다2. 81 MUX와 26 DEMUX를 설계하고, 설계한 회로도의 논리도를 완성하시오.81 MUXws0s1s2f00 ... (결과) 실험 11·10. 5. 24(토)Mux & Demux정보통신전자공학부20062688 박!!!□ 실 험 고 찰1. MUX와 DEMUX의 응용분야에 대해 실제 예를 들어가면 ... 기술하시오.먹스라고도 한다. 복수회로에서 입력되는 신호 중 어느 하나의 입력신호를 선택하여 출력회로에 실어 주는 기능을 수행하는 데이터 선택 논리회로이며, 또한 이를 채용한 통신

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2011.04.25

다운로드 장바구니
MUX 결과 레포트

MUX & DeMUX20085247허지연1. 4 X 1 MUX멀티플렉서는 N개의 입력 데이터에서 1개의 입력만을 선택하여 단일 channel로 전송하는 것을 말하고, 디멀티플렉서 ... (Demultiplexer)는 이와 반대의 동작을 한다.이 회로를 이용하면 여러 입출력 장치에서 일정한 회선을 통하여 중앙 처리 장치로 전해 줄 수 있고, 하나의 입력 회선에 여러 ... 서 입력에 스토로브(strobe input)신호를 줄 수 있는데 S=1인 경우는 회로가 디스에이블 된 상태로 어떠한 데이터도 선택할 수 없으며 S=0 인경우에 S0와 S1의 입력

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2011.06.10

다운로드 장바구니
#5 디지털실험 예비

로의 특징을 잘 살펴본 후 안의 로직을 저번학기 디지털공학시간때 배운 방법을 토대로 회로를 손으로 그려보고 그를 그데로 코드로 옮겼다. 처음으로 해보는 복잡한(?) 과제였지만 결과가 원 ... 하는데로 나오니 굉장히 뿌듯했다.Part3. Full Adder 4개를 이용하여 4-bit 2진수 코드 2개의 합을 구하는 회로를 구현하라.input SW의 bit8은 Carry ... 는지 확인 하기 위해 시뮬레이션을 여러 번 돌려보았다. 확실히 값은 구현한데로 정확히 나왔고, 2 to 1 MUX를 구현할 때 Lap4에 있는 Part2에 한데로 했었는데, 친구의 조언

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22

다운로드 장바구니
지원동기 및 귀사가 본인을 채용해야 하는 이유

기를 이용하는데 전송될 신호의 주파수 특성을 전송로의 주파수 특성에 맞추어야 합니다. 여기서 회로를 알아보고 이해하여 개발할 것을 약속드립니다. 시스템 개발에 전자파 문제가 발생할 ... 이 모두 ‘0’가 되야 데이터에 오류가 없다는 등 많은 것을 논리해 보고 이해할 수 있었으며 MU0를 공부하면서 12비트 MUX와 16비트 MUX 등 다양한 verilog언어를 이해

Non-Ai HUMAN
| 자기소개서 | 1페이지 | 3,000원 | 등록일 2011.12.24

다운로드 장바구니
VHDL을 이용한 Shift Register구현

개 필요하다. 그 회로는 다음과같이 나타낼 수 있다.▶ Mux source code & Simulationlibrary ieee; use ieee.std_logic_1164.all ... VHDL실습 4주차 레포트Shift Register담당교수 :담당조교 :전자공학과▶Shift Register?매 클록 주기로 모든 비트를 한 자리 옮기게 하는 레지스터(전자회로 ... 시프트 입력에 따라 데이터를 한 장소에서 오른쪽으로 이동시킨다. 여러종류에 플립플롭중 어떤 것을 사용하여도 무방하지만 우리는 D플립플롭을 사용하여 설계하기로 한다.?Mux

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2010.12.27

다운로드 장바구니
[디지털시스템실험(Verilog)] General Purpose Register File(Register) 결과보고서

코딩 소스는 다음과 같다.옆의 코드는 오른쪽의 회로도를 바탕으로 설계되었다.set과 clock을 input으로 가지는 NAND게이트와, reset과 clock을 input으로 가지 ... 에, 먼저 D flip-flop의 회로도를 확인해 보면 다음과 같다.이는 위에서 설계한 clock이 존재하는 SR Latch만으로 구현하기에는 무리가 있다. 회로의 형식이 일치하지 않 ... 기 때문이다.따라서, SR Latch를 새로운 형태로 재설계하는 과정이 필요하다.재설계되어야 할 SR Latch의 형태는 clock을 가지지 않는 SR Latch의 형태로서, 회로도

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
06인코더 디코더와 멀티플렉서 디멀티플렉서 결과

인코더/디코더/멀티플랙서/디멀티플랙서 결과1. 결과가. 디코더의 출력을 확인하여 다음의 진리표를 완성하고 설명하라.[표 5-1] 그림 5-12 회로의 진리표입력출력ABCY7Y6Y ... , L가 들어간 상황(불 들어온 것이 Y6, Y7은 74x138 왼쪽에)나. 조합회로의 출력을 확인하여 다음의 진리표를 완성하고 설명하라.[표 5-2] 그림 5-13 회로의 진리표 ... .[표 5-3] 그림 5-14 회로의 진리표입력멀티플렉서 출력디멀티플렉서 출력ABC3C2C1C0YY3Y2Y1Y0

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2012.11.06

다운로드 장바구니
전력전자 Inverter(인버터) Simulink구현 프로젝트

mux블록을 통해서 진행한 것이며, 기본적으로 각각의 파형이 위상 차가 120도씩 나는 사인파형을 만들어낸다 -> 3상 회로 구성이며 여기서는 PWM_a만 입력한 것이다.전체적인 ... 을까 하여, 나온 것이 Inverter이다. 인버터회로의 경우 많은 경우에서 광범위하게 사용되고 가장 크게 이용되는 전력전자의 부분이라는 점은 이미 숙지하고 있다. 전기자동차의 AC모터 ... , 태양광 패널PV에서 충전된 DC의 AC로의 전력변환, 자기부상 열차 등 주로 모터와 접목되어 활용되는 폭이 많은 인버터 회로이므로 깊은 이해와 탐구가 필요하다고 하겠다.기본

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,500원 | 등록일 2012.02.13

다운로드 장바구니
(예) 13.디멀티플렉서를 이용한 조합 논리

디지털 논리 회로 실험예비 레포트(실험13 디멀티플렉서를 이용한 조합논리)실험의 목적? 디멀티플렉서를 이용한 다중 출력 조합 논리 회로의 설계? 오실로스코프를 이용하여 카운터 ... -디코더 회로의 타이밍 다이어그램 작성실험의 개요? 이론 요약디멀티플렉서는 디코더 또는 데이터 라우터로 사용 될 수 있다. 이번 실험에서는 디코더기능에 대해서만 살펴볼 것이다. 디코더 ... *************1101000101011011110대부분의 DMUX에서 선택된 출력은 LOW가 되고, 다른 출력은 HIGH가 된다. 디코더에 하나의 출력 변수만 있는 진리표를 회로로 구현하는 것

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
디지털실험 - 4비트 전감가산기 설계 예비레포트

가지 기능을 수행한다. 이를 위한 회로는 MUX와 ADDER로 구성된다. 이들 기능은 선택단자 S1, S0, Cin에 의해 선택된다. 논리 연산은 선택단자 S1과 S0의 값에 의해 ... ◈ 4비트 전감가산기-설계예비-2조 2008065321권태영1. 설계 이론ALU는 산술 연산회로와 논리 연산회로로 나누어진다. 산술 연산에는 가산, 감산, 증가, 감소 등의 8 ... AND, OR, XOR, 보수 등의 기능을 수행한다.※ 전가산기, 전감산기(진리표, 논리식, 회로도)- 전가산기- 전감산기※ 4bit-adder 진리표 및 부울대수-Boole 함수

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
[아주대] 논리회로실험 4장 예비(Multiplexer & Demultiplexer)

으로 출력되도록 하는 회로이고 보통 줄여서 MUX라고 부른다. 기본 회로의 구조는 위와 같으며 입력선I _{0} ,`I _{1} ,`I _{2} `....이 있고 입력선의 개수 ... 된다.DemultiplexerDemultiplexer는 multiplexer와는 반대로 하나의 입력 선을 여러 개의 출력선 중 하나를 선택하여 내보낼 수 있는 회로이다. 출력선의 개수에 따라 입력 스위치신호의 개수도 달라지게 되 ... , 74HC153, 74HC139PROCEDURES실험1)74HC20과 74HC04를 이용하여 위의 multiplexer회로를 구성하고 입력 스위치에 변화에 따른 출력 Y값을 기록

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2013.09.15 | 수정일 2013.09.25

다운로드 장바구니
09시프트 레지스터 예비

') 상태로 만드는데 사용되며 일반적으로 초기화 회로에 이용된다. 그림 8-5에서 레지스터의 내용을 변하지 않게 그대로 유지하고 싶다면 클럭 입력 단자에 클럭이 가해지지 않도록 제어 ... 할 수도 있다.[그림 8-6] D 플립플롭으로 구성된 4비트 레지스터또 다른 방법으로는 그림 8-7과 같이 MUX를 이용하여 플립플롭의 입력을 선택할 수 있도록 구성 ... 하고, 레지스터의 내용을 유지하려면 자신의 출력을 입력으로 선택할 수 있도록 회로를 구성할 수도 있다.[그림 8-7] 입력 선택 레지스터다. 시프트 레지스터(Shift Register)시프트

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2012.11.06

다운로드 장바구니
예비보고서 // 멀티플렉서, 인코더 및 디코더, 2진 4비트 가산기

1.실험목적MUX/DEMUX와 Encoder/Decoder의 구조와 동작원리를 이해하고 이를 응용하는 능력을 기른다.1)4to1 MUX 와 1to 4DEMUX의 회로를 구성 ... 하고 동작을 이해한다.2)3 to 8 MUX와 8 to 3 DEMDX 의 회로를 구성하고 동작을 이해한다.2.실험이론(멀티플렉스 MUX)멀티플렉싱이란 많은 수의 정보장치를 적은수의 채널

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2010.11.16 | 수정일 2018.09.10

다운로드 장바구니
[Flowrian] 3단 파이프라인 덧셈 회로의 Verilog 설계 및 시뮬레이션 검증

본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.- mux2i : 2 입력 8 비트 멀티플렉서- tri8b : 8 비트 Tri-State ... : 3 단 파이프라인 덧셈 회로Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

Non-Ai HUMAN
| 리포트 | 31페이지 | 1,500원 | 등록일 2011.10.18 | 수정일 2014.08.19

다운로드 장바구니
Digital System Design VHDL(디지털 시스템 디자인 VHDL)

, MUX 10K ~ 100K uprocessor 100K 이상 고성능 프로세서 VHDL(Very High Speed IC Hardware Description Language)VHDL ... , if 문 , loop 문 , next 문 등 … architecture ex5 of mux is begin process (sel, x, y) begin if sel = '1 ... ' then mout = x; else mout = y; end if ; end process ; end ex5; entity mux is port (x, y, sel: in BIT

Non-Ai HUMAN
| 리포트 | 53페이지 | 3,500원 | 등록일 2011.11.08

다운로드 장바구니
Encoder, Decoder, Mux 예비레포트

금요일 오전 10조3.Abstract부호화기(Encoder), 해독기(Decoder), MUX의 구조와 동작원리를 이해하고 응용하여 다양한 동작을 하는 회로를 구성할 수 있다.4 ... 1 MUX의 동작을 제작하여 검증하라.74LS153을 사용하여 회로를 구성하였다. 위 회로를 시뮬레이션한 결과 다음 과 같았다.위 시뮬레이션은 MUX로서 A, B에 의한 4개 ... 기초전자공학실험2실험날짜: 2008, 9, 26조 : 금요일 오전 10 조3주차 기초전자공학실험21.Title부호화기(Encoder), 해독기(Decoder), MUX2.Name

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2010.10.16

다운로드 장바구니

이전10개 11 12 13 14 151617 18 19 20 다음10개

파워링크

신청하기