• 통합검색(566)
  • 리포트(444)
  • 자기소개서(65)
  • 시험자료(30)
  • 논문(18)
  • 표지/속지(5)
  • 방송통신대(4)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

카운터 회로 성균논어 춘천성심병원 성균관대 대학원 성균관대 열유체 정책실패사례 조디바론 대웅바이오 삼성창원 면접 페로브스카이트
판매자 표지는 다운로드시 포함되지 않습니다.

"성균관대학교 A+" 검색결과 301-320 / 566건

  • 자료 표지
    롯데면세점 자기소개서
    (800자) ‘믿음직스러운 경제학과 학생회장.’ 성균관대학교 3학년 재학시절에 학과 학생회장을 역임하게 되었습니다. 2학년 때 집행부에 소속되어 활동하면서 학생회 임원들과 학우들에게 많 ... 을 가진 예비 경영지원 전문가.’ 성균관대학교 대학원에서 국제무역 분야를 전공하면서 약 2년 동안 조교로 근무했습니다. 교수님의 추천으로 조교를 담당하게 되면서 학과 운영 전반 ... BEST RESUME 롯데면세점 경영지원 인턴 자기소개서 + 면접족보 [목 차] A. 롯데면세점 경영지원(인턴) 자기소개서 1. 지원동기(500자) 2. 성장과정(800자) 3
    자기소개서 | 4페이지 | 3,300원 | 등록일 2019.11.28 | 수정일 2024.07.23
    다운로드 장바구니
  • 자료 표지
    07 논리회로설계실험 결과보고서(RoV)
    논리회로설계 실험 결과보고서 #7실험 7. RoV Lab7000 사용법1. 실험 목표RoV-Lab7000이 목표에 맞게 동작하도록 VHDL을 이용하여 설계한다.led와 7 segment로 원하는 결과를 나타내게 한다. RoV-Lab70002. 실험 결과실험 1. 스위치..
    리포트 | 8페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26
    다운로드 장바구니
  • 자료 표지
    08 논리회로설계실험 예비보고서(카운터)
    논리회로설계 실험 예비보고서 #8실험 8. 카운터 설계1. 실험 목표카운터의 개념과 종류에 대해 학습하고, VHDL을 이용하여 각 카운터를 설계한다.2. 예비 이론(1) 카운터어떤 이벤트(event)의 발생을 나타내는 입력 신호를 카운트하고, 그 값을 출력하는 순차회로..
    리포트 | 9페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26
    다운로드 장바구니
  • 자료 표지
    09 논리회로설계실험 결과보고서(fsm)
    논리회로설계 실험 결과보고서 #9실험 9. FSM1. 실험 목표무어머신의 개념을 이용해 주어진 동작에 맞게 작동하는 자판기를 설계한다.2. 실험 결과실험 1. 무어머신을 이용한 커피 자판기 설계(1) 상태 다이아그램 자판기 상태다이아그램(2) 상태표P.sInputOut..
    리포트 | 7페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26
    다운로드 장바구니
  • 자료 표지
    09 논리회로설계실험 예비보고서(fsm)
    논리회로설계 실험 예비보고서 #9실험 9. FSM1. 실험 목표FSM의 개념에 대해 이해하고 Mealy machine과 Moore machine의 차이에 대해 알아본다.회로의 정상적 동작을 방해할 수 있는 glitch와 chattering에 대해 알아보고 그 방지법에 ..
    리포트 | 6페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26
    다운로드 장바구니
  • 자료 표지
    01 논리회로설계실험 예비보고서(And,or gate)
    논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. 실험 목표VHDL을 이용하여 AND gate와 OR gate를 설계한다.각 게이트를 설계 할 때, 동작적 모델링과 자료 흐름 모델링을 이용한다.2. 예비 이론(1) CPLD, FPGA란?- CPLD(comp..
    리포트 | 8페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15
    다운로드 장바구니
  • 자료 표지
    02 논리회로설계실험 예비보고서
    덧셈한다.전가산기는 입력변수 A와 B 이외에 아랫자리에서 올라온 자리올림 수도 고려해야 하므로 여덟가지 조합을 이루게된다.11111011+1111110103. 실험 내용- 실험 1 ... S = A'B + AB' = ABC = AB(2) 동작적 모델링 / 자료 흐름 모델링동작적 모델링자료 흐름 모델링library IEEE;use IEEE.STD_LOGIC_1164 ... 은 1과 0만 존재 할 수 있으므로, 2변수에서 입력되는 조합은 다음과 같은 4가지 경우만 발생한다.0+0000+1011+0011+110(2) 전가산기Full adder, 2진수 한
    리포트 | 6페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15
    다운로드 장바구니
  • 자료 표지
    03 논리회로설계실험 예비보고서
    trigger;temp1 := temp2 + temp3;temp2 := temp3;temp3 := temp1 + temp2;sum := temp1 + temp2 + temp3;end
    리포트 | 5페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15
    다운로드 장바구니
  • 자료 표지
    04 논리회로설계실험 예비보고서(인코더,디코더)
    된 BCD 값을 입력으로 받아들여 7세그먼트 표시기에 해당 숫자 (0~9)가 표시되도록 7 세그먼트의 입력 단자 a, b, ... ,g 신호를 만들어내는 조합회로이다. BCD 코드 ... xxxxxxx BCD to 7 segment 진리표각 디코더의 출력(7 segement의 입력단자 a~g)에 대해 Karnaugh map을 이용한 간단화 과정을 거친 후 작성 ... 된 디코더의 회로는 다음과 같다. BCD to 7 segment 회로도3. 실험 내용- 실험 1. 3X8 디코더를 설계하시오(1) 진리표입력출력A2A1A0D7D6D5D4D3D2D1D
    리포트 | 9페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15
    다운로드 장바구니
  • 자료 표지
    05 논리회로설계실험 예비보고서(조합회로)
    ) 기능표S2S1S0논리식기능000Y = AA의 전송001Y = A + B가산010Y = A - B감산011Y = A + 1A의 증가100Y = A and BAND101Y = A ... 에 대해 알아보고 이를 이용하여 ALU를 설계해본다.2. 예비 이론(1) 비교기두 이진수의 크기를 비교하는 조합 논리회로로 비교를 통해서 생성되는 결과는 AB, A=B 가 있 ... 거나 같으면 다음 비트부터는 비교하지 않는다. 1비트 비교기입력출력ABX ( A > B )Y ( A < B )Z ( A = B )*************0011001 1비트 비교기
    리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15
    다운로드 장바구니
  • 자료 표지
    01 논리회로설계실험 결과보고서(And, or gate)
    ) 동작적 모델링 결과(2) 자료 흐름 모델링 결과5) 결과 분석설계 대상인 진리표를 카누맵을 이용하여 논리식으로 표현 하였을 때, A’+BC 식으로 표현 할 수 있다. 이를 VHDL
    리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15
    다운로드 장바구니
  • 자료 표지
    02 논리회로설계실험 결과보고서(전,반가산기)
    ) 진리표, 논리식입 력출 력AB합(S)자리올림(C)*************101표1. 반가산기의 진리표반가산기 논리식S = A'B + AB' = ABC = AB2) 소스코드동작 ... = ABCC = AB + C_in(AB)2) 소스코드동작적 모델링자료흐름적 모델링3) 테스트 벤치 코드4) Wave Form(1) 동작적 모델링 결과(2) 자료 흐름 모델링 결과5 ... ) 결과 분석동작적 모델링의 경우는 합과 올림를 진리표에 따라 경우를 따져가며 출력하게 설계하였다. 자료흐름 모델링의 경우에는 합은 논리식에 따라 XYZ, 올림의 경우에는 XZ+YZ
    리포트 | 9페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15
    다운로드 장바구니
  • 자료 표지
    05 논리회로설계실험 결과보고서(조합회로)
    를 이용하여 ALU를 설계해본다.2. 실험 결과실험 1. 8가지 기능을 가진 ALU 설계- 기능표S2S1S0논리식기능000Y = AA의 전송001Y = A + B가산010Y = A ... - B감산011Y = A + 1A의 증가100Y = A and BAND101Y = A or BOR110Y = A xor BXOR111Y = not ANOT(1) 동작적 표현1 ... 00Y=A + B함수01Y=A - B프로시저10Y=B - A프로시저11Y = “-----”(1) 동작적 표현1) 소스 코드2) 테스트벤치3) Wave Form4) 결과 분석ALU
    리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15
    다운로드 장바구니
  • 자료 표지
    06 논리회로설계실험 결과보고서(순차회로)
    를 설계해본다.2. 실험 결과실험 1. JK 플립플롭 VHDL 코딩(1) JK FF 진리표JKQ(T+1)00Q(t)01010111Q’(t)(2) 설계 내용1) 소스 코드2) 테스트 벤치 ... 기 때문에 설계한 8비트 병렬 레지스터가 정상작동 함을 확인 할 수 있다.실험 3. 8비트 시프트 레지스터 VHDL 코딩(1) D FF 진리표CLKDQ(T+1)100111(2) 설계
    리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15
    다운로드 장바구니
  • 자료 표지
    06 논리회로설계실험 예비보고서(순차회로)
    2개의 입력과 0 및 0‘ 으로된 2개의 출력으로 구현 SR 래치(NOR 게이트)SRQ(T+1)00Q(T) 불변01010111(부정) SR 래치 진리표- D 래치1개의 입력을 갖 ... 고 1비트를 저장한다.disable : 저장된 비트(‘High’ 또는 ‘Low’) 유지Enable : D 입력으로부터 새로운 1비트를 읽어들임(read) D 래치EnableDQ(T ... . set 과 reset 모두가 1 값을 가지면 0도 1도 아닌 중간 값을 갖는 상태가 지속되는문제가 발생한다. SR 플립플롭SRQ(T+1)01110011변화 없음 SR 플립플롭 진리
    리포트 | 9페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15
    다운로드 장바구니
  • 자료 표지
    08 논리회로설계실험 결과보고서(카운터)
    논리회로설계 실험 결과보고서 #8실험 8. 카운터 설계1. 실험 목표VHDL을 이용하여 카운터를 설계한다.설계한 카운터를 이용하여 RoV-Lab3000의 led와 7segment가 정해진 동작을 수행하도록 한다.2. 실험 결과실험 1. 8비트 비동기식 업카운터 설계(1..
    리포트 | 5페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26
    다운로드 장바구니
  • 자료 표지
    07-전자회로실험-예비보고서
    _{S} =2k`OMEGA,g _{m} =320mS이므로 전압 이득은A _{v} = {56.46k` OMEGA } over {3.125 OMEGA `+`2k` OMEGA } =28 ... 를 통해 전압 이득을 구할 수 있으며, 다음의 식으로 구할 수 있으며, 양의 값을가지며 1에 가깝다.A _{v} = {v _{out}} over {v _{i`n}}= {r _{o ... } `||`R _{L}} over {{1} over {g _{m}} +r _{o} `||`R _{L}} - 저항 부하가 있는 소스 팔로워의 전압 이득아래의 [그림 3]은 전류원 부하
    리포트 | 9페이지 | 2,000원 | 등록일 2015.12.24 | 수정일 2015.12.26
    다운로드 장바구니
  • 자료 표지
    08-전자회로실험-결과보고서
    }}으로 구하였고, 전압이득의 이론값은{V _{out}} over {V _{i`n}} =1+ {R _{1}} over {R _{2}} 을 통해 구할 수 있다.하지만A _{O}의 값이 무한 ... 대가 아닐 경우 전압이득은{V _{out}} over {V _{i`n}} APPROX (1+ {R _{1}} over {R _{2}} )[1- {1} over {A _{0}} (1 ... ]{V _{out}} over {V _{i`n}} =1+ {R _{1}} over {R _{2}}- 이상적인 비반전 증폭기의 전압 이득[그림 2 : 10mV -][그림 3 : 30
    리포트 | 7페이지 | 2,000원 | 등록일 2015.12.24 | 수정일 2015.12.26
    다운로드 장바구니
  • 자료 표지
    02-전자회로실험 : 예비보고서 (1)
    1. 실험 목표다이오드는 한 방향으로만 전류를 흐르게 하는 기본 특성을 지니고 있으며, 이를 이용한 정류 회로들을 구성하고 해석할 수 있다.반파 정류 회로 및 전파 정류 회로, 브리지 정류 회로의 특성을 이해할 수 있다.2. 예비 이론 (1) 정류 회로·정류 회로 : ..
    리포트 | 7페이지 | 2,000원 | 등록일 2015.12.24 | 수정일 2015.12.26
    다운로드 장바구니
  • 자료 표지
    05-전자회로실험-예비보고서
    - {r _{pi}} over {r _{pi} +R _{sig}} TIMES g _{m} (r _{o} ``�菹�``R _{C} ``�菹�``R _{L} )개방 전압 이득A _{v0 ... }A _{v0}=- {r _{pi}} over {r _{pi} +R _{sig}} TIMES g _{m} (r _{o} ``�菹�``R _{C} )APPROX - {r _{pi ... }} �� _{v _{BE} -constant} RIGHT ] ^{-1} = {V _{A} +V _{CE}} over {I _{C}} = {V _{A}} over {I _{C}}와 같이 나타낼
    리포트 | 9페이지 | 2,000원 | 등록일 2015.12.24 | 수정일 2015.12.26
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 17일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
7:28 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기